用VHDL设计一个异步置数，同步清零，计数使能和进位输出信号的16位二进制加法计数器 带进位输出 vhdl

图中的 f_adder是一位全加器，cin 是输入进位，cout 是输出进位。试给出此电路的VHDL描述。 OUT std_logic)；END my_adder.ALL；BEGINh_adder；h_adder XOR cin；USE I...