非同位进位输出端 用d触发器，与门，与非门设计带有进位输出端的六进制计数器，实验图怎么画啊

用VHDL语言设计8位加1计数器，该计数器含有异步清零端，计数使能端和进位输出端。library ieee；use ieee.std_logic_1164.all；use ieee.std_logic_arith.all；。芯片74LS16...