vhdl 4位串并转换器 重金求基于FPGA的8位串并转换vhdl语言的代码！

基于vhdl的串并转换器 首先，用变量时最好初始化一下variable t：std_logic_vector(2 downto 0)：="000；要不一开始输出是个不确定值。还有就是这段写得不规范，改一下if clk'event and c...