-
![64位串并转换器 关于verilog实现的串并转换功能]()
64位串并转换器 关于verilog实现的串并转换功能
用verilog编写串并转换器的程序，要有详细注识释 reg[7：0]data；reg[2：0]cnt；always@(posedge clk or posedge rst)if(rst)复位高有效 reg；else reg[7：0]，di...
用verilog编写串并转换器的程序，要有详细注识释 reg[7：0]data；reg[2：0]cnt；always@(posedge clk or posedge rst)if(rst)复位高有效 reg；else reg[7：0]，di...
