如何用4个D触发器 两个非门实现2位串并转换器？要组合逻辑电路图 3位串并转换器

高手来看看这个verilog串并转换状态机程序的时序仿真 感觉没什么问题 我测试了下 输入串码1111 101你可以用我的tb跑跑看module test_test()；reg sys_clk；reg sys_rst；reg data_in...