Verilog HDL程序怎样转换成电路图 串并转换电路verilog

高手来看看这个verilog串并转换状态机程序的时序仿真 感觉没什么问题 有四位前导码，即前四位是连续1时从第五位开始串并转换，共转换3位 功能仿真可以通过，时序仿真无结果，请高手们看看啊 程序如下： module serial_in 。进...