数字电路基础实验要求用74160计数器做一个数字时钟，求大神帮忙做做，用proteus仿真出来。
数字钟的混合设计与实现中如何调制出进？
数字时钟的数字时钟设计 数字电子技术的迅速发展，使各种类型集成电路在数字系统、控制系统、信号处理等方面得到了广泛的应用。为了适应现代电子技术的迅速发展需要，能够较好的面向数字化和专用集成电路的新时代，数字电路综合设计与制作数字钟，可以让我们了解数字时钟的原理。在实验原理的指导下，培养了分析和设计电路的能力。并且学会检查和排除故障，提高分析处理实验结果的能力。数字时钟是一种用数字电路技术实现时、分、秒计时的装置。与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，已得到广泛的使用。数字钟从原理上讲是一种典型的数字电路，一般是由振荡器、分频器、计数器、显示器等几部分组成。其中包括了组合逻辑电路和时序电路。数字钟的设计方法有许多种，例如：可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等等。数字时 钟以其体积小、重量轻、抗干扰能力强、对环境要求高、高精确性、容易开发等特性，在工业控制系统、智能化器仪表、办公自动化等诸多领域取得了极为广泛的应用，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、。
求eda数字钟设计程序 1.Topclock（元件例化 顶层文件）Library ieee；Use ieee.std_logic_1164.all；Use ieee.std_logic_arith.all；Use ieee.std_logic_unsigned.all；Entity topclock isPort(clk，clr，en，m1，h1：in std_logic；alarm：out std_logic；secs，secg，mins，ming，hours，hourg：buffer std_logic_vector(3 downto 0))；End；2.秒模块程序library ieee；use ieee.std_logic_1164.all；use ieee.std_logic_unsigned.all；entity SECOND isport(clk，clr：in std_logic；sec1，sec0：out std_logic_vector(3 downto 0)；co：out std_logic)；end SECOND；architecture SEC of SECOND isbeginprocess(clk，clr)variable cnt1，cnt0：std_logic_vector(3 downto 0)；beginif clr='1' thencnt1：=\"0000；cnt0：=\"0000；elsif clk'event and clk='1' thenif cnt1=\"0101\"and cnt0=\"1000\"thencoa)；u2：min1 port map(clr=>；clr，alarm=>；alarm，mins=>；mins，ming=>；ming，clkm=>；b，enmin=>；c)；u3：hour1 port map(clr=>；clr，hours=>；hours，hourg=>；hourg，clkh=>；d)；u4：madapt port map(en=>；en，m1=>；m1，clk=>；clk，secin=>；a，minset=>；b)；u5：hadapt port map(en=>；en，h1=>；h1，clk=>；clk，minin=>；c，hourset=>；d)；end；
急求一数字时钟设计原理图（数电实验）
数字钟设计 数字电子时钟课程设计题目：数字电子时钟课程设计目 录一、设计任务及设计要求…（3）二、设计方案论证…..（3）1.总体方案及框图2.各部分论证三、单元电路设计…（4）1.振荡器…（4）2.秒、分、时计数器…（5）3.显示译码/驱动器和LED七段数码显示管….（6）4.分频器…（7）5.报时电路…（9）四、总体电路设计及原理…（13）五、元器件明细表…（10）六、心得体会…（11）七、参考文献…（11）一、设计任务及设计要求1.设计任务数字电子钟的逻辑电路2.设计要求（1）由晶振电路产生1HZ的校准秒信号。（2）设计一个有“时”、“分”、“秒”（23小时59分59秒）显示切且具有校时、校分、校秒的功。（3）整点报时功能。要求整点差10秒开始每隔1秒鸣叫一次，共五次，每次持续时间为一秒，前五次为500赫兹的声音，最后依次为1000赫兹的声音。（4）用中小规模集成电路组成电子钟，并在实验箱上进行组装和调试。（5）划出框图和逻辑电路图，写出设计，实验总结报告。二、设计方案论证数字钟原理框图如图1所示，电路一般包括以下几个部分：振荡器、分频器、译码显示电路、时分秒计数器、校时电路、报时电路。图一对于各个部分而言？ 数字钟计时的。
关于数字电子钟设计实验！！！！ 若你用的是共阳数码管，则需把数码管的各脚电平均至高即可；若是共阴的，则需把数码管的各脚电平均至0即可。
怎样写数字时钟设计的心得
数字钟实训报告怎么写 主要看你用什么来制作了 在数电课程有要求设计的，EDA中也有设计的
简单数字钟设计 数电实验，跪求 要求：设计一个有60进制和24进制计数功能，并通过译码器及七段数码管显示
