实验中能否用74LS161的进位输出信号C作为十进制计数器的进位输出信号？为什么？ 74LS161是二进制同步计数器，进位输出信号C是在QA，QB，QC，QD都是高电平时C高电平.下一计数脉冲上升沿，都变为低电平.此时数据为1111，而十进制最高数据为1001.要是拿74LS161的进位输出信号C作为十进制计数器的进位输出信号，肯定是错了.
74LS90芯片做二十四进制的时计数器原理 按计数增减分：加法计数器，减法计数器，加/减法计数器.7.3.1 异步计数器 一，异步二进制计数器 1，异步二进制加法计数器 分析图7.3.1 由JK触发器组成的4位异步二进制加法计数器。
如何用74ls90实现26和32进制加法计数器 74LS90是二—五—十进制2113计数器，如果5261先接入二进制计数器再接入五进制计数器的话，4102则计数为逢二进一，即：0000、16530001、0010、0011、0100、0101、0110、0111、1000、1001，实现的是8421编码形式的十进制计数，而如果先接入5进制再接入二进制计数器的话，则计数形式为：0000、0001、0010、0011、0100、1000（因为此时计数已满五，所以向高位进1）、1001、1010、1011、1100，所以实现的是5421编码形式的十进制计数。
