加法器的设计原理？ 加法器是基于二进制逻辑关系设计的。假设计算的是 a1+a2，和为c[1：0]，有下列两种关系：1.a1和a2都为1时，进位c[1]=1，即逻辑与；2.a1和a2只有一个为1时，低位c[0]=1，即逻辑异或；因此加法器的实现方式为 c[1]=a1 and a2，c[0]=a1 xor a2。
数字电路中的进位位是什么意思？在加法器中涉及到的，最好有例子 进位位用C表示，在单片芯片完成加、减运算时，如果运算结果超出单片芯片的计算能力，就要输出一个进位信号给下级电路，由下级电路继续计算，这个过程和人工计算是一样的.如74ls161是四位二进制同步计数器，两片级联使用就是八位计数器，第一片计数溢出时就要进位到第二片计数.
关于计算机的加法器的问题，我很不理解它的原理。麻烦谁给我讲将呗。 计算器的原理是二进位的，也就是说计算机只认识0和1这两个数，而我们通常所说的数是十进位的，因此在计算机计算数时先把它转化成二进位，比如2在计算机中是10，因为到2后就要进位，如是3的话就是2+1也就是10+1=11，依次类推1至10在计算机中分别为1，10，11，100，101，110，111，1000，1001，1010。因此在计算器中的00000001+00000001=00000010，(前面的0是预设的位数)，实际是我们常说的1+1=2。当然在输出结果时又转化成我们离熟悉的十进位，只是在计算时用二进位的。你只要明白十进位是逢十进一，而计算器是逢二进一这个道理就可以了
