fpga的IP是怎么回事啊？ sdram控制器IP核

DDR SDRAM控制器的软核设计 实现数据的高速大容量存储是数据采集系统中的一项关键技术。本设计采用Altera 公司Cyclone系列的FPGA 完成了对DDR SDRAM 的控制，以状态机来描述对DDR SDRAM 的各种时序操作，设计了DDR SDRAM 的数据与命令接口。用控制核来简化对DDR SDRAM 的操作，并采用自顶至下模块化的设计方法，将控制核嵌入到整个数据采集系统的控制模块中，完成了数据的高速采集、存储及上传。使用开发软件Quartus II 中内嵌的逻辑分析仪SignalTap II 对控制器的工作流程进行了验证和调试。最终采集到的数据波形表明，完成了对DDR SDRAM 的突发读写操作，达到了预期设计的目标。DDR SDRAM 是Double Data Rate SDRAM 的缩写，即双倍速率同步动态随机存储器。DDR 内存是在SDRAM 内存基础上发展而来的，能够在时钟的上升沿和下降沿各传输一次数据，可以在与SDRAM 相同的总线时钟频率下达到更高的数据传输率。本设计中采用Altera 公司Cyclone 系列型号为EP1C6Q240C8 的FPGA 实现控制器，以Hynix 公司生产的型号为HY5DU121622B（L）TP 的DDR SDRAM 为存储器，完成了对数据的高速大容量存储。现在还有必要学习用纯Verilog写一个SDRAM控制器吗？ 本人目前是学生，之前接触过SDRAM的学习，后来感觉太难，听身边的学长说公司现在都用DDR，直接调用IP Cor…请问sdram的控制器如何实现？ 问题很笼统。简单的方法，如果用ALTERA公司的QUARTUS2可以在SOPC中添加SDRAM控制模块，再生成，有源代码的。不过要注意参数设置，这主要看你用哪个公司生产的SDRAM了，查看芯片手册就知道了。网上也有很多源程序，搜搜注册就可以下载了。关于如何编写Nios程序实现对集中IP核的操作， 如果选择的FPGA资源够多，可以不用SDRAM，直接使用onchip memory；jtag uart只是用作在线调试，可用可不用；FLASH的话，只要添加FLASH IP控制器，再设定好reset vector变量就可以了，不需要CPU做控制；剩下UART，CPU，跟timer，UART在接收你的上位机数据时，用CPU做中断方式接收，在发送数据时，用timer固定某个时间段把收到的数据发出去就可以了。建议是再添加几个LED灯来显示状态，比较好看到程序是否有在跑起来。IP核是什么 IP核（Intellectual Property core）是一段具有特定电路功能的硬件描述语言程序，该程序与集成电路工艺无关，可以移植到不同的半导体工艺中去生产集成电路芯片。概述编辑利用IP核设计电子系统，引用方便，修改基本元件的功能容易。具有复杂功能和商业价值的IP核一般具有知识产权，尽管IP核的市场活动还不规范，但是仍有许多集成电路设计公司从事IP核的设计、开发和营销工作。IP核有两种，与工艺无关的VHDL程序称为软核；具有特定电路功能的集成电路版图称为硬核。硬核一般不允许更改，利用硬核进行集成电路设计难度大，但是容易成功流片。2基本分类编辑IP内核的三种类型IP内核可以在不同的硬件描述级实现，由此产生了三类IP内核：软核、固核和硬核。这种分类主要依据产品交付的方式，而这三种IP内核实现方法也各具特色。软核功能软核是用VHDL等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。软IP通常是以硬件描述语言HDL源文件的形式出现，应用开发过程与普通的HDL设计也十分相似，只是所需的开发硬软件环境比较昂贵。软IP的设计周期短，设计投入少。由于不涉及物理实现，为后续设计留有很大的发挥空间，增大了IP的灵活性和适应性。其。quartus中能生成SDRAM的读写控制器吗 在sopc里可以调用里面的ip核，有这个sdram控制器，您只需把参数设置的和开发版一样就行大侠，你好，我现在做SDRAM控制器，但是我连FPGA定制的IP核都不知道怎么弄？您能截个图发给我吗？ 是DDR2还是DDR3？

#ddr#ip核