什么是一位全加器 能够计算低位进位的二进制加法电路为一位全加器。而半加器电路指对两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路。是实现两个一位二进制数的加法。
半加器的输入和输出 半加器有两个输入和两2113个输出，输入可以标识为5261A、B或X、Y，输出通常标识为和4102S和进位C。A和B经1653XOR运算后即为S，经AND运算后即为C。半加器有两个二进制的输入，其将输入的值相加，并输出结果到和（Sum）和进位（Carry）。半加器虽能产生进位值，但半加器本身并不能处理进位值。
半加器的简介 数据输入被加2113数A、加数B，数据输出S和数(半加5261和)、进位C0。A和B是相加的两个数，4102S是半加和数，C是进位1653数。现在我们按上一节组合逻辑电路的设计方法来实现半加器。由逻辑状态表可写出逻辑式试分析图19-1-2所示电路的逻辑功能。我们先不管半加器是一个什么样的电路，按组合数字电路的分析方法和步骤进行。1．写出输出逻辑表达式该电路有两个输出端，属于多输出组合数字电路，电路的逻辑表达式如下2．列出真值表半加器的真值表见下表。表中两个输入是加数A0和B0，输出有一个是和S0，另一个是进位C0。输入 输出 A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 3．给出逻辑说明半加器是实现两个一位二进制码相加的电路，因此只能用于两个二进制码最低位的相加。因为高位二进制码相加时，有可能出现低位的进位，因此两个加数相加时还要计算低位的进位，需要比半加器多进行一次相加运算。能计算低位进位的两个一位二进制码的相加电路，即为全加器。具体见图19-1-3。(a)半加运算(b)全加运算图19-1-4半加的运算规则半加器和全加器的逻辑符号图见图19-1-4。有两个输入端的是半加器，有三个输入端的是全加器，Σ代表相加。图19-1-4半加器和全加器的逻辑符号异。
