怎么用74ls161设计6进制计数器？跪求详细设计过程 74LS161是一个同步的可预2113置的四位二进制计数器，并自带5261有异步功能。可以采用4102反馈归零法进行6进制的计数器设计1653。具体设计如下：1、添加一个74LS161芯片：2、添加一个与非门：3、由于需求是6位进制，6的二进制表示为0110，即输出QB和QC需要为1，才能进位，因此将输出QB和QC连接到与非门的输出A和B端口中：4、将与非门的输出Y连接入74LS161的CP端即可。原理：74LS161具备异步清零，借助输出Qc和Qb经过一个与非门，将结果返回74LS161的归零端，实现碰到0110（二进制）清零，从而形成一个六进制计数器。扩展资料：74LS161引脚图：74LS161真值表：
如何用74LS161来实现7进制的计数器？ 如下：1、首先，找到一个74LS195芯片，将其J和K输入端子连接，将R和LOAD端子连接至高电平，将CP端子连接至脉冲信号，然后从左至右，从上至下将输出端子连接 底部数字为Q0，Q1，Q2，Q3，见下图。2、使用以上公式计算i=3，因此将Q2和Q3连接NAND门连接到J和K输入，见下图。扩展资料：一个16位计数器，最大计数值为1111，相当于15个小数。需要计数的脉冲被加到最低位触发器的CP端子上，所有J和K端子都连接到高电平1，每个触发器的Q端子都连接到CP端子相邻的一个较高触发器中的一个。J-K触发器的特性表告诉用户，当J=1且K=1时，CP到来时，触发器将翻转一次。全部清除后，第一个CP后沿，触发器C0翻转以应答Q0=1，其余三个触发器仍保持0状态，整个计数器的状态为0001。在第二个CP下降沿之后，触发器C0翻转为“Q0=0，C1到Q1=1，计数器变为0010。到第15个CP下降沿，计数器变为1111。可以看出，计数器的确可以计算CP脉冲。
74LS161用异步清零法，从1100清为0时，进位输出怎样接？ 74LS161用异步清零法，从1100清为0时，那计数器是没有1100状态的，最大数是1011。进位输出的接法与下一级计数器的接法有关，如果两级计数器采用同步计数，就应该采用超前进位，即在1011时输出进位，将Q3Q1Q0接到3输入与门得到1有效的进位输出信号，接到下一级的计数使能端。如果采用异步计数，清0信号作下一级的CP信号，则在1100得到的清0信号也是进信号，接到下一级CP端即可。
