用VHDL设计一个异步置数，同步清零，计数使能和进位输出信号的16位二进制加法计数器 我写了一个，k是控制置数的，en是计数使能，clr是清零，下面附上了我的仿真波形图。。
触发器的异步端是指输入还是输出还是清零和置数端啊？ 触发器的异步2113端一般是指异步清零端5261或异步置位端。清零端的作4102用：在该端加上有效电平或有1653效脉冲跳变（多数是高电平或正跳变有效，如果该端有个小圈则是低电平或负跳变有效）则时序电路的输出端输出无效电平。这个无效电平也有两种定义：没有小圈的，为低电平，有小圈的，为高电平。置数端的作用：在该端加上有效电平或有效脉冲跳变（多数是高电平或正跳变有效，如果该端有个小圈则是低电平或负跳变有效）。则时序电路的输出端输出有效电平。这个有效电平也有两种定义：没有小圈的，为高电平，有小圈的，为低电平。
数电中，同步置数和异步清零有什么区别？同步置数和异步清零属于数字电子技术课程中计数器部分。计数器芯片，具有一定的置数和清零功能，不同的芯片，可能是同步置数或异：-。
