分析下图的时序电路，列出状态表，画出状态图 下图的时序电路，是由J-K触发器组成的同来步四进制加/减计源数器，当控制端X=0，为加法计数器2113，当X=1，为减法计数器。
74LS193的进位输出和借位输出分别在时钟的什么时候出现 74LS193计数到输出为1111时，加计数脉冲的下降沿产生进位脉冲。当74ls193减计数到输出为0000时，减计数脉冲的下降沿产生借位脉冲。
时序逻辑电路中的进位输出是什么意思？ 简单说吧：进位输出指当计数器计数过程中产生了进位的时候，这个进位输出位就会输出一个指示电平（一般为高电平）。
