如何利用一位二进制全加器电路实现多位二制加法器的设计？ 只要依次将低位全加器的“进位输出端”接到高位全加器的“进位输入端”就可以了。最终的结果是由最高位全加器的“进位输出端”和每一位全加器的“本位和输出端”组成，从。
用3/8译码器74LS138和门电路构成全加器，写出逻辑表达式，画出电路图， 首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器.全加器有3个输入端：a，b，ci；有2个输出端：s，co.与3-8译码器比较，3-8译码器有3个数据输入端：A，B，C；3个使能端；8个输出端，OUT(0-7).这里可以把3-8译码器的3个数据输入端当做全加器的3个输入端，即3-8译码器的输入A、B、C分别对应全加器的输入a，b，ci；将3-8译码器的3个使能端都置为有效电平，保持正常工作；这里关键的就是处理3-8译码的8个输出端与全加器的2个输出的关系.现在写出全加器和3-8译码器的综合真值表：（A/a，B/b，C/ci为全加器和译码器的输入，OUT为译码器的输出（0-7），s为加法器的和，co为加法器的进位输出）PS：假定译码器的输出为高电平有效.A/a B/b C/ci OUT s co0 0 0 0 0 00 0 1 1 1 00 1 0 2 1 00 1 1 3 0 11 0 0 4 1 01 0 1 5 0 11 1 0 6 0 11 1 1 7 1 1根据上面的真值表，可以设计出电路图：将3-8译码器的输出OUT(1、2、4、7)作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出OUT(3、5、6、7)作为一个4输入的或门的输入，或门的输出作为加法器的进位输出.即完成了加法器的设计.回过头来分析：当加法器的输入分别为：a=1，b=0，ci=1时，对应3-8译码器的输入为A=1。
什么是进位输出 1、计数器 计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由。
