数字电路:我用74LS193做一个减法计数器 十进制的 从0开始减，可是然后就到了F了，变成 三位十进制减法计数器原理

74190（单时钟十进制加减计数器） 数字电路与技术中常用得芯片74190可以运用设计时间表等东西，下面给大家介绍一下这个芯片得一些功能。工具/原料 电路 方法/步骤 1 对clk上升沿触发计数。。求十进制减法计数器电路设计 我数字电路刚好把计数器那一章学完了，还做过了试验用两片CC40192组成两位十进制减法计数器，输入1Hz连续技术脉冲，进行由99-00累减计数，图我不知道在电脑上怎么画，只好口述了，CC40192是16接口的，端口对应：1-D1，2-Q1，3-Q0，4-CPD，5-CPU，6-Q2，7-Q3，8-VSS，9-D3，10-D2，11-LDF非，12-CO非，13-BO非，14-CR，15-D0，16-VDD.16接+5V电源，8接地，第一片CC40192的CO非接至第二片的CPU上，清除端CR、置数端LD非、数据输入端D0-D7分别接逻辑开关，输出端Q0-Q3、Q4-Q7接实验设备的两个译码显示输入相应插口A、B、C、D，CO非和BO非接逻辑电平显示插口，清除和置数以后，CR=0，LD非=CPU=1，CPD接单次脉冲源按照上述步骤连接电路，在CPD的上升沿减数，由于输入的是单次脉冲，减数功能自动切换99-00，自己验证一下，记得悬赏分哦求：数电实验 三位二进制同步加法计数器设计方案？ 一、二进制计数器1.异步递增二进制计数器递增计数器就是每输入一个脉冲就进行一次加1运算，而二进制计数是输入脉冲个数与自然二进制数有对应关系。异步计数器是在做加1计数时是采取从低位到高位逐位进位的方式工作的。因此其中的各个触发器不是同步翻转的。按照二进制加法计数规则，每一位如果已经是1，则再计入1时应变为0，同时向高位发出进位信号，使高位翻转。若使用下降沿动作的触发器（此时该触发器应接成计数状态，例如JK触发器使J=K=1）组成计数器，只要将低位触发器的Q端接到高位触发器的时钟输入端即可。当低位由 时，Q端的下降沿正好可以作为高位的时钟信号CP。那么一个四位异步递增二进制计数器就如下图：JK触发器异步4位二进制加法计数器分析：（1）J、K接1，即四个触发器均处在计数状态（2）清零端给一个负脉冲，进行总清，防止过去状态干扰输出（3）画波形图JK触发器异步4位二进制加法计数器时序图从以上分析可以看出，各触发器的变化是依次逐个进行的，而每个触发器的变化都需要一定的延迟时间，尤其计数器位数教多时，累计延迟时间就教长，所以异步计数器比同步计数器的速度低。要可以用一个Z表示进位输出，也就是记满1111后次态为0000此时不同于总。三位二进制同步减法计数器 (1) 最低0.27元开通文库会员，查看完整内容>；原发布者：你不是颗好白菜目录1、设计任务与要求32、方案设计与论证32.1基本原理32.2设计过程33、总原理图及元器件清单53.1原理图53.2原件清单64、实e69da5e6ba90e799bee5baa6e997aee7ad9431333433623830验结果75、结论与心得106、参考文献10成绩评定表11课程设计任务书133位二进制同步减法计数器1、设计任务与要求设计一个3位二进制同步减法计数器（无效状态为001100）2、方案设计与论证2.1基本原理计数器是用来统计脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件，计数器按进制分可分为：二进制，十进制和N进制。计数器不仅有加法计数器，也有减法计数器。一个计数器如果既能完成加法计数，又能完成减法计数，则其称为可逆计数器。同步计数器：当输入计数脉冲到来时，要更新状态的触发器都是同时翻转的计数器，叫做同步计数器。设计同步计数器按照下面的思路进行分析。图（1）2.2设计过程2.2.1状态图000111110101011010图（2）2.2.2卡诺图00011110图（3）00011110图（4）00011110图（5）00011110图（6）2.2.3状态方程与驱动方程状态方程：=驱动方程：J2=K2=J1=1K1=J0=K0=2.2.4电路图图（7）实验结果可通过数字显示器的数字用74LS192构成十进制加法计数器 主要是用74LS283芯片和74LS86芯片通过拨码开关来控制高低电平作为二进制的0和1，用普通led灯来展现高低电平状态，高电平则灯亮，低电平则灯灭，通过2位的拨码开关来实现加法器7a64e59b9ee7ad9431333431366366和减法器的转换，经过两组芯片后电流通过led，led灯亮，则表示为1，如果灯灭，则表示为0。另外设计一个电源电路，将9v的交流电压降到5v，再输入到加法器、减法器电路，能够实现8位的二进制相加或则相减，结果的范围应该在00000000到111111110之间，八位二进制数换算成三位十进制数最大为255。扩展资料设计原理图时，在原理图元器件的放置就要好好安排位置，以免太过杂乱，不好复查，同时，在选择元器件的时候要注意所包含的封装是否是插孔式，因为有的封装是贴片式的，以免选错，造成不必要的麻烦。在做原理图的时候有一些小技巧，如果像每样相同的元器件很多，比如电阻，可以双击元器件然后摁TAB键，改变元器件名称和序号，这样就可以一次性得到相同型号的元器件，不用一个个点，做原理图时元器件的型号要标好，方便自己检查和焊元器件时pcb和原理图进行对应，从原理图库中有差不多的元器件的时候可以观察它们封装的特点，看哪一个封装比较适合自己，同时看。求十进制减法计数器电路设计 我数字电路刚好把计数器那一章学完了，还做过了试验用两片CC40192组成两位bai十进制减法计数器，输入1Hz连续技术脉冲，进行由99-00累减计数，图我不知道在电脑上怎么画，只好口述了，CC40192是du16接口的，端口对应：1-D1，2-Q1，3-Q0，4-CPD，5-CPU，6-Q2，7-Q3，8-VSS，9-D3，10-D2，11-LDF非，12-CO非，13-BO非，14-CR，15-D0，16-VDD。16接+5V电源，8接地，zhi第一片CC40192的CO非接至第二片的CPU上，清除端CR、置数端LD非、数据输入端D0-D7分别接dao逻辑开关，输出端Q0-Q3、Q4-Q7接实验设备的两个译码显示输入相应插口A、B、C、D，CO非和BO非接逻辑电平显示插口，清除和置数以后，CR=0，LD非=CPU=1，CPD接单次脉冲源按照上述步骤专连接电路，在CPD的上升沿减数，由于输入的是单次脉冲，减数功能自动切换99-00，自己验属证一下，记得悬赏分哦最低0.27元开通文库会员，查看完整内容>；原发布者：arxnnnn课程设计报告所属院系：电气工程学院专业：电气工程课程名称：电子技术B课程设计设计题目：十进制减法计数器电路设计班级：学生姓名：学生学号：指导老师：完成日期：2014.01.13—2014.01.20十进制减法计数器电路设计一、引言1.MAX+PLUSII简介Max+plusⅡ是Altera公司上一代的PLD开发软件，提供的FPGA/CPLD开发集成环境，Alter是世界上最大可编程逻辑器件的供应商之一。Max+plusⅡ界面友好，使用便捷，被誉为业界最易用易学的EDA软件。在Max+plusⅡ上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程，它提供了一种与结构无关的设计环境，使设计者能方便地进行设计输入、快速处理和器件编程。目前Alter已经停止开发MaxplusII，而转向QuartusII软件平台。MAX+PLUSII的主要特征e799bee5baa6e78988e69d83313334336237661．输入方式◇原理图输入◇VHDL输入◇原理图和硬件描述语言混合输入2．逻辑模拟◇时序模拟3．编译器◇可生成时序模拟文件和器件编程文件4．支持的器件◇提供大量的库文件5．ConstraintsEditor工具◇I/O参数设置和引脚分配（a）引脚排列（b）逻辑符号74LS192的引脚排列及逻辑符号图中：。请用D触发器构成一个三位二进制减法计数器，写出实验原理。（可以画出电路图） 共3 按照逻辑电路设计可以弄出来，三位二进制可以设为001、010、011，或其他情况，这三个D触发器的输出可以设为Q1、Q2、Q3，设一个A的数据输入端， 。

#二进制代码#原理图#二进制#触发器