用VHDL设计一个异步置数，同步清零，计数使能和进位输出信号的16位二进制加法计数器 我写了一个，k是控制置数的，en是计数使能，clr是清零，下面附上了我的仿真波形图。。
同步十进制计数器转换成同步六进制，进位输出接q2，可是为什么到4就进位了呢？ 同步十进制计数器74LS160，可以改换成同步六进制计数器，可以采两种方法，反馈清零法，和反馈置数法。下面是两个仿真图，也是逻辑图。那个数码管是用来显示仿真效果的，你不用画。都是计到最大数5时的截图。
异步计数器和同步计数器怎么区分，几进制又如何区分？ 同步异步计2113数器区分：同步5261计数器的触发信号是同一个信号。具4102体来说，每一级的触1653发器接的都是同一个CLK信号。异步计数器的触发信号时不同的，例如第一集的输出Q'作为第二级的触发信号。几进制的区分：看数据输出端得接线方法，当接线满足拿个计数时会导致“清零”端或者是“置数端”满足工作状态。导致这一计数状态之后回到零。这样子就很容易的判定计数器是几进制的了。扩展资料：异步计数器：在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被称为“异步计数器”。同步计数器：在同步计数器中，各触发器受同一输入计数脉冲控制，计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步，故称为“同步计数器”。由于各触发器同步翻转，因此工作速度快，但接线较复杂。异步二进制加法计数器线路联接简单，各触发器是逐级翻转，因而工作速度较慢。
