设全加器的输入端为A、B和C，其和数输出端为H，进位输出端为J。若输出结果为H=1， 参考答案：D
两片74160构成29进制计数器。请问这里的进位输出为什么要这样画？进位端不是C吗？？ 由个位到十位的进位输出是左边74160的C。因为右边74160的输出Q0~Q3最大只有0100，进位输出C就没作用，要做到计算29的次数就需要G2进位输出。
全加器的输入和输出之间的关系是怎样的 首先2113得弄清楚全加器的原理，你这5261里说的应该是设计1位的4102全加器。全加器有3个输入端：a，b，ci；有16532个输出端：s，co.与3-8译码器比较，3-8译码器有3个数据输入端：A，B，C；3个使能端；8个输出端，OUT(0-7)。这里可以把3-8译码器的3个数据输入端当做全加器的3个输入端，即3-8译码器的输入A、B、C分别对应全加器的输入a，b，ci；将3-8译码器的3个使能端都置为有效电平，保持正常工作；这里关键的就是处理3-8译码的8个输出端与全加器的2个输出的关系。现在写出全加器和3-8译码器的综合真值表：（A/a，B/b，C/ci为全加器和译码器的输入，OUT为译码器的输出（0-7），s为加法器的和，co为加法器的进位输出）PS：假定译码器的输出为高电平有效。A/aB/bC/ciOUTsco000000001110010210011301100410101501110601111711根据上面的真值表，可以设计出电路图：将3-8译码器的输出OUT(1、2、4、7)作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出OUT(3、5、6、7)作为一个4输入的或门的输入，或门的输出作为加法器的进位输出。即完成了加法器的设计。回过头来分析：当加法器的输入分别为：a=。
