74ls161同步进位端Qcc，当计数为1111时，是如何变化的？ 74ls161的动态进位输出2113端5261Qcc，当计数器的输出Q3-Q0为1111时，Q0输出的4102上升沿使得Qcc从0跳变为1，下一1653个计数时钟脉冲的上升沿，使得计数器输出为0000状态，同时使得进位输出端Qcc跳变为0.
数字电子电路，请告诉我这些脚的意思，和接的时候注意什么？谢谢。 74LS192是同步十进制可逆计数器5 脚 UP=CPu 是 加计数端4 脚 DN=CPd 是 减记数端11 脚 PL 是 置数端14 脚 MR 是 清除端12 脚 TCU 是 非同步进位输出端13 脚 TCD 是 非同步借位输出端
用verilog hdl编写同步模5计数器程序，有进位输出和异步复位端 module test_cnt5(clk，reset，car，out)；input clk，reset；reset为异步复位信号output car，out；。
