ZKX's LAB

两个半加器和一个或门怎么组成一个全加器?我想看看详细的电路图 试给出1位半加法器的逻辑表达式和门电路

2021-04-23知识5

帮忙讲一下题计算机网络题 要传送的报文共x(bit)。从源点到终点共经过k段链路,每段链路的传播时延d(s)数据传输速率为b(bit/s)在电路交换时电路的建立时间为s(s).在分组交换中分组长度为(p+h)(bit),其中p为分组的数据部分的长度,h为每个分组所带的控制信息固定长度,与p的大小无关。且个结点的排队等待时间和传播时间均可以忽略不计。问分组的数据部分长度p取多大时,才能使得总时延为最小?所需要的分组总数是下x/p,因此总的数据加上头信息为(p+h)x/p.源端发送这些需要时间为:(p+h)x/(pb)中间的路由器重传最后一个分组所花的总时间为:(k-1)(p+h)/b因此我们得到的总时延为:(p+h)x/(pb)+(p+h)(k-1)/b对该函数求p的导数:得【p-(p+h)x】/(p*p*b)=0得hx/(p*p)=k-1 这个在别的地方复制来的(我是不是很诚实)希望你参考下 有帮助的话就给分我把(*_^)嘻嘻…

两个半加器和一个或门怎么组成一个全加器?我想看看详细的电路图

设计一个全减器电路 A.被减数,B.减数,CI.低位向本位的借位,S.本位的差,CO本位向高位的借位,有借位为1,S=A-B-CI+CO;CO=1(A-B-CI)A B CI S CO0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 11 0 1 0 0101001100011111卡诺图化简得S=A'BCI+A'BCI'+ABCI+AB'CI'=(A'B+AB')CI'+(A'B'+AB)CI=A异或B异或CICO=A'B+A'CI+BCI图中C为CI,P1为S,P2为CO向左转|向右转

#试给出1位半加法器的逻辑表达式和门电路

随机阅读

qrcode
访问手机版