ZKX's LAB

实验三 译码器和数据选择器 组合逻辑电路与数据选择器实验报告

2021-04-23知识12

电工电子判断题:组合逻辑电路的输出只取决于输入状态吗 对的,组合逻辑电路的输出只取决于输入状态。时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号,而且还取决于电路原来的状态,或者说,还与以前的。

实验三 译码器和数据选择器 最低0.27元开通文库会员,查看完整内容>;原发布者:zouxiao78实验三译码器和数据选择器一、实验目的1.熟悉中规模集成译码器电路的原理及功能;2.掌握中规模集成译码器的使用方法及功能测试方法;3.了解集成译码器的应用。二、实验预习要求1.复习译码器电路工作原理;2.预习中规模集成电路译码器74LS138的逻辑功能及使用方法;3.仔细阅读实验原理与实验内容,设计相应的电路和数据表格。三、实验原理译码器是一个多输入、多输出的组合逻辑电路,其功能是将每个输入的二进制代码译成对应的输出高、低电平的信号,它是编码的反操作。译码器在数字系统中的用途比较广泛,它不仅常用于代码的转换,终端的数字显示,还用于数据分配、脉冲分配、存储器寻址和组合逻辑信号的产生等场合。常用的译码器电路有二进制译码器、二-十进制译码器、显示译码器等种类,不同的功能需求可选用不同种类的译码器来实现。本实验采用TTL中规模集成译码电路74LS138译码器,其管脚分布图见附录,表实验3.1为其功能真值表。鉴于74LS138有三个附加的控制端G1、G2A、G2B,可利用其片选的作用可以级联扩展译码器的功能,也可以利用其控制功能构成一个完整的数据分配器。1.用74LS138实现组合逻辑功能。

为什么可以用译码器和数据选择器实现组合逻辑电路 为什么可以用数据选择器和译码器实现组合逻辑电路 数字电路中,分组合逻辑和时序逻辑。一个与非门也是一个组合逻辑。。

#用数据选择器实现组合逻辑函数#组合逻辑电路与数据选择器实验报告#用数据选择器可实现时序逻辑电路

随机阅读

qrcode
访问手机版