用4位并行加法器74283和适当的门电路设计一个加/减运算电路.当控制信号M=1时，电路实现两输入信号相加，当控制信号M=0时，电路实现两输入信号相减. 加的用and门，减的用or门就可以了
用JK触发器和附加门电路设计一个七进制加法计数器，要解题的详细步骤，拜谢了 用JK触发器和附加门电路2113设计一个七进制加法5261计数器4102的1653总体步骤为：①画出计数器的状态转换图。②根据状态图得出JK各个状态变量的逻辑值。③将JK的逻辑状态代入卡诺图进行化简，得出JK表达式。④根据JK表达式，画出计数器的原理图。⑤仿真验证计数器的输出。以下为详细分解：①②步骤比较直观状态图如下。计数器需要3个JK触发器，标记为JK1/JK2/JK3.步骤③卡诺图化简以J2为例，其他的值类似，J2的卡诺图为：也即J2=BC=Q1Q0，所以简单的与门即可实现。步骤④的电路原理图为：步骤⑤的仿真验证计数器的输出为：（LED输出0～6并重复）视频演示了仿真结果验证：http：//v.youku.com/v_show/id_XMjY2MDQ1MTcyMA==.html
急求 用门电路 设计一个 一位加法器的设计方案 全加器还是半加器？1位的看看书，画画卡诺图就能能出来，自己想想，书上也可能有的 网页 微信 知乎 图片 视频 明医 科学 汉语 英文。？ 2021SOGOU.COM 京ICP证050897号
