利用两片74LS161或74LS101设计带进位输出的七十二进制计数器，要求采用串 74LS101，这是什么东西？
使用74ls161芯片，用置数法组成十二进制同步计数器，要求有真值表，并画出状态转化图 74LS161是16进制加法计数器，设计成十二进制置数同步计数器需要注意置数值和同步置数端的电平变化。详细分析如下： 1、74LS161是四位二进制可预置同步计数器，其引脚图和。
JK触发器构成的5进制计数器，为什么进位输出C会滞后一个信号？？ J=0，K=1时，2113Qn 1=0，即复位；J=1，K=0时，Qn 1=1，即置位5261。复位、置位是与时钟CP下沿同步的。JK触发器另两个状4102态是1653：J=0，K=0，Qn+1=保持；J=1，K=1，Qn+1=翻转。当第五个脉冲下降沿到后，Q2Q1Q0才为100，此时计数器记到了5，你根据状态方程也可以算出来的。逻辑上看，第五个CP脉冲到，才能有进位C出现，所以在此滞后一个信号。
