为什么加法器是三端输入两端输出？不懂哇 求指点！建议：先看文字，如果文字实在想不清楚，就直接看视频吧。看视频的话，可以直接看第 三 部分和第 四 部分。。
verilog设计一个8位带进位的加法器，输出结果是由沿触发的 参考代码如2113下，5261module add_1bit(a，b，ci，s，co)input a，b，ci；Ci为上个进位。output reg s，co；co为当4102前的1653进位，s为加结果always@专(*)beginco=(a&b)|属(b&ci)|(ci&a)；if(ci)s=。(a^b)；elses=(a^b)；endendmodule
请使用逻辑门电路，设计一个带高位进位的加法器，输入为两端A和B，输出为结果S？ 用一个与门、一个异或门，即可。S=A 异或 BC=A·B
