求教vivado优化掉了我需要的memory 一个是时序约束，另一个就是逻辑锁定。时序约束是按照你的时序要求去布局布线。而逻辑锁定则是指设计者将某个模块或者某个网络指定在器件的某个位置。尽管有时序约束，但综合器也不能保证每次都能达到要求；而只有当逻辑锁定后，它能保证被锁定的模块在下一次综合不被改变。
vivado中文教程，现实时代中vivado的使用很常见，在工作中也很常用，如果你笨会用就out了，下面就让我给大家简单介绍一吧，希望对大家有些帮助，如果有想详细了解的希望在。
vivado分配引脚必须写约束文件吗 FPGA分配引脚有几种方法：1，在你的VHDL里面用约束把管脚直接绑定到某个管脚 2，开发系统里可以编辑一个约束文件，把所有的管脚约束都房子这个文件里面；3，开发系统里还提供一个图形化的工具，你可以拉动你的IO脚到某个PAD。
