芯创im～07使用说明 FPGA设计流程包括电路设计输入、功能仿真、设计综合、综合后仿真、设计实现、添加约束、布线后仿真和下载、调试等主要步骤。一般的FPGA逻辑设计时只需要用到ISE设计工具，下面通过一个最简单的“LED流水灯”实例，具体讲解ISE设计工具的使用，并介绍基于ISE的FPGA设计基本流程。1 创建工程（1）双击ISE桌面快捷方式或开始→所有程序→Xilinx ISE Design Suite 13.3→ISE DesignTools中打开ISE Project Navigator（2）单击File→New Project.出现下图所示对话框。在该界面输入工程名、选择工程存放路径、选择顶层模块类型，其中顶层模块类型有硬件描述语言（HDL）、原理图（Schematic）、SynplifyPro默认生成的网表文件（EDIF）、Xilinx IP Core和XST生成的网表文件（NGC/NGO）这四种选项，这里我们使用Verilog模块作为顶层输入，所以选HDL。输入工程名led_water，选择存放在E：\\XC6SLX9下后出现下图对话框。3/33（3）单击Next>；进入下一步，弹出下图所示对话框。这里主要设置FPGA器件型号，速度等级，综合工具和仿真工具的选择，其余的一般默认即可。器件大类（Product Category）中有ALL、民用级General Purpose、工业级Automotive、军用级Military/Hi-Reliability、航空防。
XILINX XC6SLX9-2TQG144I芯片共有多少门？ 图上有
