设计一个二位二进制数的加法器（可用并行或者串行的方法）请问有人有现成的或者有能说一下思路什么的求求求求
设计一位二进制数减法器，包括低位的借位和向高位的借位，画出逻辑图 实验中所用的运算器数据通路图如图3.1-1.图中所示的是由两片74LS181 芯片以并/串形式构成的8 位字长的运算器.右方为低4 位运算芯片，左方为高4 位运算芯片.低位芯片的进位输出端Cn+4 与高位芯片的进位输入端Cn 相连，使低4 位运算产生的进位送进高4位运算中.低位芯片的进位输入端Cn 可与外来进位相连，高位芯片的进位输出引至外部.两个芯片的控制端S0～S3 和M 各自相连.为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273 实现）来锁存数据.要将内总线上的数据锁存到DR1 或DR2 中，则锁存器74LS273 的控制端LDDR1 或LDDR2 须为高电平.当T4 脉冲来到的时候，总线上的数据就被锁存进DR1 或DR2 中了.为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门（用74LS245 实现）.若要将运算结果输出到总线上，则要将三态门74LS245 的控制端ALU-B 置低电平.否则输出高阻态.数据输入单元(实验板上印有INPUT DEVICE)用以给出参与运算的数据.其中，输入开关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号为SW-B，取低电平时，开关上的数据则通过三态门而送入内总线中.总线数据显示灯（在BUS UNIT 单元中）已与内总线相连，用来显示内。
什么是一位全加器 能够计算低位进位的二进制加法电路为一位全加器。而半加器电路指对两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路。是实现两个一位二进制数的加法。
