一位二进制加法器的vhdl源文件。还有一个一位全减器 写出一位二进制加法器的输出方程 LIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL；ENTITY full_adder IS GENERIC（tpd：。
求教：用VHDL写一个8位加法器， 建议你添加一个中间变量比如tmp，宽度设置为9bit，然后赋值，tmp
VHDL，EDA 一个2位二进制的加法器 要考试了，书上习题没答案，求大神帮忙写一个简单点的 ieee library；use ieee.std_logic_1164.all；use ieee.std_logic_unsigned.all；。
