一道数字电路题，用T触发器设计一个带进位标志的余3BCD码同步加法计数器，要求列出状态表，求出电路的驱动方程和输出方程.小弟感激涕零。
JK触发器构成的5进制计数器，为什么进位输出C会滞后一个信号？？ J=0，K=1时，2113Qn 1=0，即复位；J=1，K=0时，Qn 1=1，即置位5261。复位、置位是与时钟CP下沿同步的。JK触发器另两个状4102态是1653：J=0，K=0，Qn+1=保持；J=1，K=1，Qn+1=翻转。当第五个脉冲下降沿到后，Q2Q1Q0才为100，此时计数器记到了5，你根据状态方程也可以算出来的。逻辑上看，第五个CP脉冲到，才能有进位C出现，所以在此滞后一个信号。
数字电路：逻辑电路如下图所示，试分析其逻辑功能。（求大神帮忙！） 解：J1=Q2' k1=1J2=Q1 k2=1Z=Q2次态Q1=J1Q1'=Q2'Q1'次态Q2=J2Q2'=Q2'Q1状态转移Q2Q1/Z00/0->；01/0->；10/1->；00/011->；00可以自启动，输出3分频时钟信号如有意见，欢迎讨论，共同学习；如有帮助，请选为满意回答！
