74LS90芯片做二十四进制的时计数器原理 按计数增减分：加法计数器，减法计数器，加/减法计数器.7.3.1 异步计数器 一，异步二进制计数器 1，异步二进制加法计数器 分析图7.3.1 由JK触发器组成的4位异步二进制加法计数器。
74LS161芯片的介绍与作用 74ls161引脚图与管脚功能表资料74LS161是常用的四位二进制可预置的同步加法计数器，他可以灵62616964757a686964616fe59b9ee7ad9431333264643165活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能，：引脚图>；管脚图介绍：时钟CP和四个数据输入端P0~P3清零/MR使能CEP，CET置数PE数据输出端Q0~Q3以及进位输出TC.(TC=Q0？Q1？Q2？Q3？CET)输 入 输 出CR CP LD EP ET D3 D2 D1 D0 Q3 Q2 Q1 Q00 Ф Ф Ф Ф Ф Ф Ф Ф 0 0 0 01↑0 Ф Ф d c b a d c b a1↑1 0 Ф Ф Ф Ф Ф Q3 Q2 Q1 Q01↑1 Ф 0 Ф Ф Ф Ф Q3 Q2 Q1 Q01↑1 1 1 Ф Ф Ф Ф 状态码加1功能表>；从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO=Q0？Q1？Q2？Q3？CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成。
怎样利用74LS191设计24进制计数器 先将两个74LS191采用并行或串行进位方式连接成16*16进制的计数器（类似的方法在《数字电子技术基础》264页），然后将其看成一个16*16进制的计数器，将Q4和Q3接在同一个与。
