求教：用VHDL写一个8位加法器， 建议你添加一个中间变量比如tmp，宽度设置为9bit，然后赋值，tmp
8位加法器原理图 8位加2113法器原理图：8位加法5261器：指的是4102最大容量为8位的加法器。加法器是产生数的和的装置。加数1653和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。在电子学中，加法器是一种数位电路，其可进行数字的加法计算。在现代的电脑中，加法器存在于算术逻辑单元（ALU）之中。加法器可以用来表示各种数值，如：BCD、加三码，主要的加法器是以二进制作运算。由于负数可用二的补数来表示，所以加减器也就不那么必要。
可控加法器的设计 设计一个8位加法器，输入为8位数据A、B、CIN，及控制信号S1、S0，输出为和S。具体功能如 这个问题比较简单，把两位输入A，B分别定义成8位二进制数，输出S也定义成8位二进制数，低位进位cin和高位进位定义为1位逻辑位。中间定义信号m，n.编写VHDL程序。。
