JK触发器构成的5进制计数器，为什么进位输出C会滞后一个信号？？ J=0，K=1时，2113Qn 1=0，即复位；J=1，K=0时，Qn 1=1，即置位5261。复位、置位是与时钟CP下沿同步的。JK触发器另两个状4102态是1653：J=0，K=0，Qn+1=保持；J=1，K=1，Qn+1=翻转。当第五个脉冲下降沿到后，Q2Q1Q0才为100，此时计数器记到了5，你根据状态方程也可以算出来的。逻辑上看，第五个CP脉冲到，才能有进位C出现，所以在此滞后一个信号。
数字电路问题 设计十进制计数器 同步置数法，当记到10的时候（1010），用个或门，与非门得到低电平给异步置数端置1从新计数.
数电计数器置零法置数法进位输出如何确定？ 首先看你那个计数器的置数功能是同步的还是异步的，清零功能是同步的还是异步的，比如74XX161为同步置数异步清零，74XX163为同步置数同步清零，你需要计数的位数为x，同步功能中，你要选取x个连续状态，在输出中用与非门连接特定几位来控制清零端或者置数端，以达到计数循环目的。进位输出为连续16个状态（针对4位计数器）之后进位端自己输出的进位信号，持续一个时钟周期。你的问题确实还没有描述清楚。
