谁有基于FPGA的多波形发生器的Verilog语言源程序 基于fpga波形发生器

求助：基于FPGA的多波形信号发生器设计 目 录引言 31绪论 61．1电子设计自动化（FPGA）发展概述 61．1．1 FPGA的基本概念 61．1．2 FPGA技术的发展历史 61．1．3 FPGA技术的发展趋势 81．1．4 FPGA技术的应用现状 91．1．5 FPGA工程的设计流程 101．2 基本工具软件介绍 131．2．1用高级语言设计电路的流程 131.2.2 使用CPLD和FPGA的优缺点对比 141．3 MAX+plus II 162多波形信号发生器简介 192．1信号源的分类和作用 192．2普通函数发生器的主要指标 202．3任意波发生器的主要指标 223多波形信号发生器的设计方案 253.1设计任务与要求 253.2信号发生器的设计方案 254多波形信号发生器VHDL设计 264.1总体方案图 264.2总体模块设计 264.3详细模块设计 274.3.1分频器模块 274.3.2波形输出模块 304.3.3选择器件和程序下载 365结论 40致谢 41参考文献可以帮助你的这个题目！基于FPGA的DDS任意波形发生器设计的电路图及程序？ 楼上这东西还需要你来写阿？已经是现成的DDSIP 核了。这个东西最好是外接一个DDS芯片最方便了。AD9850 模块自己买一个好了，然后和FPGA连接后只需要控制它就行了。简单吧。谁有基于FPGA的多波形发生器的Verilog语言源程序 module sine(clk，Txen，rst1，rst，addr)；input clk，/clock inputTxen，rst1；active-low resetoutput reg[4：0]addr=0；8-bit outputoutput rst；ROM addressalways@(posedge clk)beginif(Txen)addr=addr+1；endassign rst=rst1；endmodulemodule ram(address，rst，data)；output[11：0]data；input[4：0]address；input rst；reg[11：0]data；数据存储器，从men中得到的数据reg[11：0]memory[0：31]；16位*256个＝4096always@(posedge rst)beginalways@(address)data=memory[address]；endmodule只有sine的。别的可以加上去。查表就行啦。基于FPGA的DDS波形发生器和由单片机控制，并采用FPGA实现DDS功能这俩个有什么区别，急需高手指教 如果为了提高毕设的成功率的话还是用FPGA来做好，这样调试起来简单如果用单片机控制FPGA的话还需要增加单片机和FPGA之间的接口调试，不确定因素多了，调试会更复杂。增加工作量。但是这样能够学到更多东西，看你怎么取舍了。