高速数据采集系统的定义.尤其是高速在这里的概念？ 这个高速，实际上隐含了两个概念，一个是高速的电路，当整个电路（系统）数字逻辑电路的时钟频率>；=50MHz，且这种电路在整个系统中所占比重较大，常称为高速电路.而通常情况下，对8bits以上的并行采样系统，如果频率>；=50MHz.
数据采集的系统实例 嵌入式操作系统μC/OSⅡ（microcontrolleroperatingsystem）是专为微控制器系统和软件开发而设计的公开源代码的抢占式实时多任务操作系统内核，是一段微控制器启动后首先执行的背景程序，作为整个系统的框架贯穿系统运行的始终。对于对实时性和稳定性要求很高的数据采集系统来说，引入μC/OSⅡ无疑将大大改善其性能。μC/OSⅡ的特点可以概括为以下几个方面：公开源代码，代码结构清晰、明了，注释详尽，组织有条理，可移植性好，可裁剪，可固化。内核属于抢占式，最多可以管理60个任务。μC/OSⅡ自1992年的第一版（μC/OS）以来已经有好几百个应用，是一个经实践证明好用且稳定可靠的内核。对μC/OSⅡ的研究和应用都很多。该系统采用了Samsung公司的S3C4510B作为系统与上位机沟通的桥梁，S3C4510B是基于以太网应用系统的高性价比16/32位RISC微控制器，他有如下几个主要特点：硬件方面内含一个由ARM公司设计的16/32位ARM7TDMIRISC处理器核，ARM7TDMI为低功耗、高性能的16/32核，最适合用于对价格及功耗敏感的应用场合。S3C4510B通过在ARM7TDMI核内容基础上扩展一系列完整地通用外围器件。片上资源包括2个带缓冲描述符（bufferdescriptor）的HDLC通道；2个UART通道；2个GDMA。
请问对高速ADC的前端调理电路怎么设计？ 10mps的话，单片机搞不了的，要用fpga读adc的值后运放太多了：OPA320OPA322LM7321adc的话也非常多但是你没说明位数咯AD7400AAD7401A
有便携式的高速数据采集系统吗？ 是每通道都要120M的采样率，还是32路共120M？便携式的数据采集系统一般有USB总线的，但是采样率没有那么高的。汽车电力行业可以选用PXI总线的数据采集系统。它的同步性比较好，采样率也可以满足要求。我的邮箱：husg16@163.com 有什么问题可以直接发我邮箱。
FPGA在高速数据采集方面应该如何入门。？ 比如ADC的核心指标（SINAD，ENOB等），推荐一篇相关文献 http：//www. analog.com/media/en/tra ining-seminars/tutorials/MT-003.pdf，还有和高速采集密切相关的时钟问题，。
高速数据采集电路采集什么信号 一般在高速上采集超速 违章信息。
高速数据采集电路一般采集什么信号
请问 设计高速数据采集系统，重点是什么？？ 望指点 速度和精度就看你用什么样的AD了，还有前端的调理电路，AD的采样率、有效位数是比较重要的指标，不知道你说的高速采集速度要多高，1G的2G的3G的4G的芯片都有，直接去国半网站上看吧，安捷伦的示波器单片采样80G的都有了，有兴趣可以去买个示波器拆下来看看设计电路的时候，AD的时钟、电源这些得要注意，还有输出的基本应该都是高速差分对，连到FPGA的时候走线长度得注意，其他什么高速信号的信号完整性什么的就不啰嗦了。随便说说，希望不会误导你，有错的楼下给说一下
数据采集 一个输入端口如何采集多路信号 如果是低速采集，可以使用电子开关，但需要你的采集卡有开关量输出以便控制电子开关。如果允许手动切换，可以使用微动开关等一路一路切换，仅需一块普通PCB板，将微动开关安装到PCB板上，将微动开关的其中一端全部焊接到一起连接到采集输入端口，另一端连接到传感器的输出端即可。如果传感器不允许共地，请选择2位以上的微动开关。给不给悬赏无所谓，只要能解决你的问题。
求单片机的高速数据采集电路设计 谁懂 可以帮帮我吗？用AD9048为核心 采样速率达到10MHZ 精度8位 呵呵，速度，要求这么快！采样出来的，老大一批数据，有地方放吗？
