数字电路实验与综合设计 数字电路的层次化综合设计

数字电路设计实验报告（5选1即可） 目录1 设计目的 32 设计要求指标 32.1 基本功能 32.2 扩展功能 43．方案论证与比较 44 总体框图设计 45 电路原理分析 45.1数字钟的构成 45.1.1 分频器电路 55.1.2 时间计数器电路 55.1.3分频器电路 65.1.4振荡器电路 65.1.5数字时钟的计数显示电路 65.2 校时电路 75.3 整点报时电路 86系统仿真与调试 87.结论 8参考文献 9实验作品附图 10数字钟摘要：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。经过了数字电路设计这门课程的系统学习，特别经过了关于组合逻辑电路与时序逻辑电路部分的学习，我们已经具备了设计小规模集成电路的能力，借由本次设计的机会，充分将所学的知识运用到实际中去。本次课程设计要求设计一个数字钟，基本要求为数字钟的时间周期为24小时，数字钟显示时、分、秒，数字钟的。大一 数字电路与逻辑设计 实验题：设计一个用与非门构成的三人表决器。 要求：1.写出逻辑门可 看图片数字电路实验设计一个三位输入开关的密码锁 函数式为A‘BC’+AB‘C’+ABC，电路自己照着画吧注：A‘表示A非的意思求数字电子技术实验综合设计 555定时器有两个比较器 C1和 C2各有一个输入端连接到三个电阻R组成的分压器上，比较器的输出接到RS触发器上。此外还有输出级和放电管，输出级的驱动电流可达200mA。比较器C1和C2的参考电压分别为UR1和UR2，根据C1和C2的另一个输入端—触发输入和阈值输入，可判断出RS触发器的输出状态。当复位端为低电平时，RS触发器被强制复位。若无需复位操作，复位端应接高电平.由于三个电阻等值，所以当没有控制电压输入时Ua=1/3Ucc Ub=2/3Ucc当控制电压外接时，如外接，则为防止干扰，控制电压端悬空时，应接一滤波电容到地。第1脚(接地；Ground)：接电源负极.第2脚(触发；Trigger)：当第2脚电压低于1/3 Vcc时会令第3脚输出高电平，且第7脚对地开路.第3脚(输出；Output)：555的输出脚，输出电平是高是低，完全受第2、4、6脚控制.第4脚(重置；Reset)：第4脚电压小于0.4伏特时，第3脚输出低电平，同时令第7脚对地短路.第5脚(控制电压；Control Voltage)：这一脚与比较器的参考电压点相通，允许由外界电路改变第5脚及第6脚的动作电压.平时大多接一个0.01mF以上之电容器接地，以免555受到杂讯的干扰.第6脚(临界；Threshold)：当第6脚的电压高于2/3 Vcc时，第3脚输出低电平，同时第7脚对地短路.第7脚(放电；。数字电路的层次化综合设计 大神都用verilog，没有谁用VHDL。

#电路图#数字钟#数字电路#比较器