JK触发器构成的5进制计数器，为什么进位输出C会滞后一个信号？？ J=0，K=1时，2113Qn 1=0，即复位；J=1，K=0时，Qn 1=1，即置位5261。复位、置位是与时钟CP下沿同步的。JK触发器另两个状4102态是1653：J=0，K=0，Qn+1=保持；J=1，K=1，Qn+1=翻转。当第五个脉冲下降沿到后，Q2Q1Q0才为100，此时计数器记到了5，你根据状态方程也可以算出来的。逻辑上看，第五个CP脉冲到，才能有进位C出现，所以在此滞后一个信号。
利用JK触发器设计一个带进位输出端的四进制计数器 这题非常重要，望大神不吝赐教。这题非常重要，望大神不吝赐教。两个接成计数状态的JK触发器链连就可以构成异步的四。
设计一个带有进位输出端co的6进制计数器
