cd4017各引脚的作用 1脚：计5261数输出引脚 Q5。2脚：计数4102输出引脚 Q1。3脚：1653计数输出引脚 Q0。4脚：计数输出引脚 Q2。5脚：计数输出引脚 Q6。6脚：计数输出引脚 Q7。7脚：计数输出引脚 Q3。8脚：电源接地引脚GND。9脚：计数输出引脚 Q8。10脚：计数输出引脚Q4。11脚：计数输出引脚Q9。12脚：计数进位引脚CO。13脚：时钟信号输入端引脚CP1。14脚：时钟信号输入端引脚CP2。15脚：计数复位引脚RST。16脚：电源正极输入引脚VCC。十进制计数／分频器CD4017，其内部由计数器及译码器两部分组成，由译码输出实现对脉冲信号的分配，整个输出时序就是Q0、Q1、Q2、…、Q9依次出现与时钟同步的高电平，宽度等于时钟周期。CD4017有10个输出端（Q0～Q9）和1个进位输出端Q5-9（第12脚）。每输入10个计数脉冲，O5-9（第12脚）就可得到1个进位正脉冲，该进位输出信号可作为下一级的时钟信号。CD4017有3个输入端（MR、CP0和~CP1），MR为清零端，当在MR端上加高电平或正脉冲时其输出Q0为高电平，其余输出端（Q1～Q9）均为低电平。CP0（第14脚）和～CP1（第13脚）是2个时钟输入端，若要用上升沿来计数，则信号由CP0端输入；若要用下降沿来计数，则信号由～CP1端输入。设置2个时钟输入端，级联时。
74161的工作原理是什么？ 74161是一个十六进制加法计数器。清零采用的是异步方式，置数采用的是同步方式。74161有数据置入功能。未计数前，将输出QD，QC，QB，QA，置成1000，然后开始计数，就能构成七进制。
用74ls160怎么实现24进制或大于十进制的计数器，我需要详细的原理就行！！不需要图！！ 你好，74ls160为十进制同步加法2113计数5261器，同步就是要受到时钟信号的控制—4102清零和置数，附加功能有进位输1653出端、置数端、清零端，还有置数输入端状态输出及时钟信号端口，其余端口暂可不用。那么根据以上端口可以搭建任何进制计数器。首先分析24进制计数器：因为大于了本身的十进制，所以使用两片74ls160，搭建的方法有置数和清零两种，方式都一样；当第一片计数到十的时候再等来一个时钟信号进位端会变为高电平，此端口接到第二片的时钟信号端和本身的置数端或清零端，本身的置数端全部接地，然后第二片计一个数，第一片回到0继续计数，直到第二片计数到2同时第一片计数到4的时候，通过在第一片外加的逻辑电路，每计数到4会译出一个信号与上第二片的外加逻辑电路每到2译出的信号，此信号就是计数到24的进位信号，将此信号再接回两片的清零或置数端即可。大于十进制的计数器参照上述方法，第二片作为十位，第一片作为个位，需要多少进制就通过外加逻辑电路译出即可。如有不懂之处可随时回复我。希望我的回答能帮助到你。
Multisim的74LS192功能表 74LS192芯片是抄一个具有双计数功能的芯片，bai既可以做加计数，也du可以做减计数。zhi1、A、B、C、D 置数输入端，管脚悬dao空相当于接低电平“0”；2、Qa、Qb、Qc、Qd 数字信号输出端3、~BO借位信号输出端4、~CO 进位信号输出5、~Load 置数端，低电平有效6、DOWN 减计数时钟信号输入端7、UP 加计数时钟信号输入端8、CLR 置0端，高电平有效
把jk触发器中j和k连在一起的触发器叫什么触发器？ 叫做T触发器，如果j=k=1就叫T'触发器来一次脉冲翻转一次。
怎样用74LS163来构成一个八进制计数器. 用74LS163构成八进制计2113数器有两种方法：1）置数法：因为是5261同步计数器，当译出置数信号时4102必须1653等到时钟信号上升沿到来时才能置数，但上升沿到来时计数器又向高一位计数了，所以在0111＝7时译出置数信号与进位信号C，将置数信号输出端接至置数端，当上升沿到来时计数器本身被置八，但只有极短的存在时间，计数器马上被置数，进位信号变为0，只要将置数输入端D1到D4全部接地就能将计数器置为0000；2）置零法：步骤和置数法一样，唯一不同的是，将置零信号接到置零端就ok。74ls163是单时钟同步十六进制计数器，附加有置零和置数功能，时钟作用在上升沿。那么，根据其功能表即可制成八进制计数器，
74ls90有没有专门 进位信号输出端 74ls90没有专门 进位信号输出端
