74LS161、74LS290任选一种芯片，设计一38进制的计数器 74LS290芯片管2113脚：S9（1）、S9（2）称为置“52619”端4102，R0（1）、R0（2）称为置“0”端；CP0、CP1端为计数时钟1653输入端，Q3Q2Q1Q0为输出端，NC表示空脚。74LS290具有以下功能：置“9”功能：当S9（1）=S9（2）=1时，不论其他输入端状态如何，计数器输出Q3 Q2 Q1 Q0=1001，而（1001）2=（9）10，故又称为异步置数功能。置“0”功能：当S9（1）和S9（2）不全为1，并且R0（1）=R0（2）=1时，不论其他输入端状态如何，计数器输出Q3 Q2 Q1 Q0=0000，故又称为异步清零功能或复位功能。
任何时候只有一个确定结果？用74LS83设计一个两位BCD加法器满足下列要求：要求：1.month为四位2进制数。2.4个输出：28，29，30，31。3.任何？
如何用最简单的方法将74LS161设计为一个8进制计数器。 使用反2113馈预置法设计8进制计数器5261，8的二进制为1000，即Q2Q1Q0都为000，Q3为1，因此将4102Q3通过一个非门接入置位端，这样每1653次计数到7后被置为0，完成0-7的8进制计数。置数端D3D2D1D0设置为0。扩展资料：74L S161是四位二进制同步加法计数器，除了有二进制加法计数功能外，还具有以下功能：1、异步清零功能：当CR=0时，不管其他输人端的状态如何（包括时钟信号CP），4个触发器的输出全为零。2、同步并行预置数功能：在CR=1的条件下，当LD=0且有时钟脉冲CP的上升沿作用时，D3，D2，D1，D0输入端的数据将分别被Q3~Q0所接收。由于置数操作必须有CP脉冲上升沿相配合，故称为同步置数。3、保持功能：在CR=LD=1的条件下，当T=P=0时，不管有无CP脉冲作用，计数器都将保持原有状态不变(停止计数)。4、同步二进制计数功能：当CR=LD=P=T=1时，74LS161处于计数状态，电路从0000状态开始，连续输入16个计数脉冲后，电路将从1111状态返回到0000状态。5、进位输出C：当计数控制端T=1，且触发器全为1时，进位输出为1，否则为零。
用74ls90设计六进制计数器 计数2113的对应输出 Q2、Q1、Q0，是000-101 共6个数，5261在计数到 110 时产生清零4102信号；利用反馈清零法即可。74LS90是二-五-十进1653制异步加法计数器，具有双时钟输入，并具有清零和置数等功能，其引脚排列如上图。设计采用反馈清零的方法实现，即从0记到要设计的进制时使清零端R0(1)、R0(2有效(同时为高电平，进而反馈清零。扩展资料：计数器一般来说，计数器主要由触发器组成，用以统计输入计数脉冲CP的个数。计数器的输出通常为现态的函数。计数器累计输入脉冲的最大数目称为计数器的“模”，用M表示。如M=6计数器，又称六进制计数器。所以，计数器的“模”实际上为电路的有效状态数。同步七进制加法计数器的逻辑图计数器的种类很多，特点各异。主要分类如下：按计数进制可分为：二进制计数器、十进制计数器、任意进制计数器。按计数增减可分为：加法计数器、减法计数器、加/减计数器，又称可逆计数器。按计数器中触发器翻转是否同步可分为：异步计数器和同步计数器。参考资料来源：-时序逻辑
用3/8译码器74LS138和门电路构成全加器，写出逻辑表达式，画出电路图， 首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器.全加器有3个输入端：a，b，ci；有2个输出端：s，co.与3-8译码器比较，3-8译码器有3个数据输入端：A，B，C；3个使能端；8个输出端，OUT(0-7).这里可以把3-8译码器的3个数据输入端当做全加器的3个输入端，即3-8译码器的输入A、B、C分别对应全加器的输入a，b，ci；将3-8译码器的3个使能端都置为有效电平，保持正常工作；这里关键的就是处理3-8译码的8个输出端与全加器的2个输出的关系.现在写出全加器和3-8译码器的综合真值表：（A/a，B/b，C/ci为全加器和译码器的输入，OUT为译码器的输出（0-7），s为加法器的和，co为加法器的进位输出）PS：假定译码器的输出为高电平有效.A/a B/b C/ci OUT s co0 0 0 0 0 00 0 1 1 1 00 1 0 2 1 00 1 1 3 0 11 0 0 4 1 01 0 1 5 0 11 1 0 6 0 11 1 1 7 1 1根据上面的真值表，可以设计出电路图：将3-8译码器的输出OUT(1、2、4、7)作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出OUT(3、5、6、7)作为一个4输入的或门的输入，或门的输出作为加法器的进位输出.即完成了加法器的设计.回过头来分析：当加法器的输入分别为：a=1，b=0，ci=1时，对应3-8译码器的输入为A=1。
如何用74LS83构成4位二进制全加器 A3A2A1A0接4位加数B3B2B1B0接4位被加数S3S3S2S0接7段数码管显示和C0接地
怎样用74ls161构成一个十三进制的计数器，求电路图 用异步清零法2113，则在输出端的Q3Q2Q0引出接到与非5261门，与非门输出接到161的清零端，另把4102D0~D3接地1653即可。扩展资料：74ls161相似芯片：74HC161和74LS161都是常用的四位二进制可预置的同步加法计数器，74HC161是CMOS型，74LS161是TTL型。它可以灵活的运用在各种数字电路，以及单片机系统中实现分频器等很多重要的功能。74hc161的主要功能如下：1、异步清零功能：当CLR的反为零时，不论有无时钟脉冲CLK和其他信号输入，计数器被清零，即Qd~Qa都为0。2、同步并行置数功能：当CLR的反=1，LOAD的反=0时，在输入时钟脉冲CLK上升沿的作用下，并行输入的数据dcba被置入计数器，即Qd~Qa=dcba。3、计数功能：当LOAD的反=CLR的反=ENP=ENT=1，当CLK端输入计数脉冲时，计数器进行二进制加法计数4、保持功能：当LOAD的反=CLR的反=1时，且ENP和ENT中有”0“时，则计数器保持原来状态不变。参考资料来源：-74HC161
四位全加器74LS83完成四位二进制加法怎么做
用两片74ls83构成8位二进制数加法器，用proteus实现 怎么画 指点 两个8位输入用两个8位拨盘，加法结果用两位数码管显示出来，就直观了。如下图：两个加法器74LS83的输入端。
用74LS83设计一个两位BCD加法器 高手解答！着急帮你做.
