试用JK触发器和门电路设计一个同步三进制计数器
用JK触发器和附加门电路设计一个七进制加法计数器，要解题的详细步骤，拜谢了 用JK触发器和附加门电路2113设计一个七进制加法5261计数器4102的1653总体步骤为：①画出计数器的状态转换图。②根据状态图得出JK各个状态变量的逻辑值。③将JK的逻辑状态代入卡诺图进行化简，得出JK表达式。④根据JK表达式，画出计数器的原理图。⑤仿真验证计数器的输出。以下为详细分解：①②步骤比较直观状态图如下。计数器需要3个JK触发器，标记为JK1/JK2/JK3.步骤③卡诺图化简以J2为例，其他的值类似，J2的卡诺图为：也即J2=BC=Q1Q0，所以简单的与门即可实现。步骤④的电路原理图为：步骤⑤的仿真验证计数器的输出为：（LED输出0～6并重复）视频演示了仿真结果验证：http：//v.youku.com/v_show/id_XMjY2MDQ1MTcyMA==.html
如何用D触发器实现2位2进制计数器电路图 该设计主要思路为时钟分频和逻辑运算。也可以理解为计数器设计和进位提取。需要建立对D触发器的工作方式和各种逻辑门电路的工作方式的知正确认识和使用1、观察该系统输入输出波形可以确定该系统为时钟的四分频（2位2进制）2、使用双D触发器对时钟进行四分频，一个D触发器可以完成2分频，级联即可完成4分频，根据D触发器分频基本电路设计电路原理图如下：图中数字信号D(3)为时钟信号二道分频，数字信号D(5)为D(3)信号的二分频3、观察输出波形如下图，可以确认对信号D(3)取反后与D(2)、D(5)进行逻辑与(模2加)运算可以提取所需波形。4、修改电路设计如下图：可以直接使用74LS74的反相输出端减少反相器的使用。5、模拟仿真输入和输出如下图：观察仿真结果可以发现输出信号D(8)高电平持续时间位半个CP，4个CP为一个周期，符合设计要求。注意：仿真使用的回D触发器为边沿触发，边沿触发D触发器工作过程如下：当时答钟CP上升沿到达时，D输入端的状态被送到Q输出端。当时钟CP上升沿完成后，Q输出端保持原有的状态，等待下一个CP上升沿。部分触发器带有复位端和置位端，根据其有效电平可以对Q端进行清0或者置1的操作。
16进制可逆计数显示电路的设计 电路16进制加/减法计数不是问题可用现成芯片74hc191，每位一片要几位串几片。但问题是显示译码问题，全世界习惯于16进制计数的/可能还不多，所以我未见到过现成译码芯片，如用LED作显示4只作一位用\"人脑\"译码则问题也就到此为止。如一定要用数显管显示则可用EPROM或EPROM译码或同类芯片一片可作二位，但要用写入设备问题也简单器件价也不高但有大才小用之嫌，尤其EPROM因体积较大可能送人也不一定有人要，问题就回答到此。
74LS90芯片做二十四进制的时计数器原理 两片7490都设置成五进制，构成25进制计数器，然后遇24清零。假设两片7490是左右摆放，左边设为片1，右边为片2.片1的CPB连接片2的片1的QB与QD与后的结果；片1的QC连接其R0和。
电子计数器工作原理 最低0.27元开通文库会员，查看完整内容>；原发布者：鹤冲天470717计数器2113的原理计数器是数字电路中广泛使用的逻5261辑部件，是时序逻辑电路中最4102重要的逻辑部件之一1653。计数器除用于对输入脉冲的个数进行计数外，还可以用于分频、定时、产生节拍脉冲等。计数器按计数脉冲的作用方式分类，有同步计数器和异步计数器；按功能分类，有加法计数器、减法计数器和既具有加法又有减法的可逆计数器；按计数进制的不同，又可分为二进制计数器、十进制计数器和任意进制计数器。一、计数器的工作原理1、二进制计数器（1）异步二进制加法计数器图1所示为用JK触发器组成的4位异步二进制加法计数器逻辑图。图中4个触发器F0~F3均处于计数工作状态。计数脉冲从最低位触发器F0的CP端输入，每输入一个计数脉冲，F0的状态改变一次。低位触发器的Q端与高位触发器的CP端相连。每当低位触发器的状态由1变0时，即输出一负跳变脉冲时，高位触发器翻转。各触发器置0端RD并联，作为清0端，清0后，使触发器初态为0000。当第一个计数脉冲输入后，脉冲后沿使F0的Q0由0变1，F1、F2、F3均保持0态，计数器的状态为0001；当图14位异步二进制加法计数器第二个计数脉冲输入后，Q0由1变为0，但Q0的这个负跳。
数字电路中计数器实现自启动有几种方法？ 1、用触发器和门电路抄实现同步加法计数器，输入检验值，观察是否能清零；2、用触发器和门电路实现异步加法计数器，输入检验值，观察是否能清零；3、用中规模集成电路74HLS160清零法，它是实现十进制计数，异步清零，同步置数；扩展资料：计数器不能自启动知的原因：当计数器输出端的数量n与计数器的进制数N之间不满足N=2时，就有一些输出状态成为无效状态，这些无效状态不允许出现，但道由于一些外界的干扰，使得输出端出现了这些无效状态，这是如果涉及不完善，在计数脉冲的作用下就有可能不能自启动。参考资料：中国大学生在线-综合测试仪数字万用表模块的研究与设计
