我也是学电子的.能把你的EDA课程设计给我发一份吗？
60进制计数器电路图 基于原理图描述的，这是一个24进制的计数器，把十位和个位的输出那里的连接改改就行了，会吧？下面是基于verilog语言描述的：module cnt24(ten，one，co，clk，clr)；output[3：0]ten，one；output co；input clk，clr；reg[3：0]ten，one；reg co；always@(posedge clk)beginif(clr)begin ten；one；endelsebeginif({ten，one}=8'b00100011)begin ten；one；co；endelse if(one=4'b1001)begin one；ten；co；endelsebegin one=one+1；co；endendendendmodule还有基于vhdl语言描述的，具体参考潘松老师的那本书或者周润景老师的那本书。向左转|向右转
怎么实现100进制减法计数器 用74ls161十六进制加法计数器或74ls160加法十进制计数器，74ls190十进制加减计数器或74ls191十六进制加减计数器若用十进制加法计数器74ls160，用两片级联即可每一片LD非接1，rd非接1，第一片s结1，第二片s接第一片的co非 10*10=100为一百进制计数器，具体看真值表
74161构成的24进制计数器原理 二十四进制的优点在于不需要添加辅助符号（am和pm）就可以完整地表达时间，被广泛应用于大型公共交通（轨道交通、e79fa5e98193e58685e5aeb931333431373262轮船、客机）和军事。二十四进制有24个基数：0、1、2、3、4、5、6、7、8、9、A（10）、B（11）、C（12）、D（13）、E（14）、F（15）、G（16）、H（17）、J（18）、K（19）、L（20）、M（21）、N（22）、P（23）（A~P代表10~23）。为了避免混淆1和I，0和O，故跳过字母I、O，18~23分别计作J、K、L、M、N、P。比如：16计作G、22计作N。等于或大于24的数字计作：24→10、25→11、26→12…25→11中标粗体的1代表24。同一个数字在不同的位置代表的值是不一样的。扩展资料：最初的计时法是六十进制，即每60小单位进1大单位的进制，也就是我们所说的1小时=60分钟，1分钟=60秒。这是因为60是一个奇妙的数，它可以被1，2，3，4，5，6，10，12，15，20，30，60整除，所以用来计时十分方便。后来西方人把60除以10再乘2，得到12，并规定午夜为0时，正午为12时（am）；正午为0时，午夜为12时（pm）。中国人把一天12等分，每一份称为一个时辰，并用地支编号。一个时辰等于两个小时。中国人规定晚上11时至次日凌晨1时为子时（三更）。中午。
怎样做一份EDA设计报告？
怎么使用例化语句将10进制计数器和6进制计数器组成一个60进制减法计数器 六进制计数器源程序cnt6.vhd：LIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL；USE IEEE.STD_LOGIC_UNSIGNED.ALL；ENTITY CNT6 ISPORT(CLK，CLRN，ENA，LDN：IN STD_LOGIC；D：IN STD_LOGIC_VECTOR(3 DOWNTO 0)；Q：OUT STD_LOGIC_VECTOR(3 DOWNTO 0)；COUT：OUT STD_LOGIC)；END CNT6；ARCHITECTURE ONE OF CNT6 ISSIGNAL CI：STD_LOGIC_VECTOR(3 DOWNTO 0)：=\"0000；BEGINPROCESS(CLK，CLRN，ENA，LDN)BEGINIF CLRN='0' THEN CI；ELSIF CLK'EVENT AND CLK='1' THENIF LDN='0' THEN CI；ELSIF ENA='1' THENIF CI；ELSE CI；END IF；END IF；END IF；Q；END PROCESS；COUT(CI(0)AND CI(2))；END ONE；十进32313133353236313431303231363533e59b9ee7ad9431333264633436制计数器源程序cnt10.vhd：LIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL；USE IEEE.STD_LOGIC_UNSIGNED.ALL；ENTITY CNT10 ISPORT(CLK，CLRN，ENA，LDN：IN STD_LOGIC；D：IN STD_LOGIC_VECTOR(3 DOWNTO 0)；Q：OUT STD_LOGIC_VECTOR(3 DOWNTO 0)；COUT：OUT STD_LOGIC)；END CNT10；ARCHITECTURE ONE OF CNT10 ISSIGNAL CI：STD_LOGIC_VECTOR(3 DOWNTO 0)：=\"0000；BEGINPROCESS(CLK，CLRN，ENA，LDN)BEGINIF CLRN='0' THEN CI；ELSIF CLK'EVENT 。
