FPGA实现FFT算法过程中的串并转换和并串转换怎么实现？VERILOG BU UI谁会quartusiima
重金求基于FPGA的8位串并转换vhdl语言的代码！ library library ieee；use ieee.std_logic_1164.all；use ieee.std_logic_arith.all；use ieee.std_logic_unsigned.all；entity sc is port(clk，rxd：in std_logic；。
FPGA里差分信号怎么进行串并转换 差分信号是一种IO接口方式，在FPGA芯片里面一对差分信号对应的是一个bit的数据，而在IO端是有2个IO脚对应的。而串并转换，是在FPGA里面。
