真值表相同的CD4520和CD4518实现的六十进制计数器从电路原理图上看有不同吗？？？我知道20 CD4518/CC4518是二、十进制（8421编码）同步加计数器，内含两个单元62616964757a686964616fe58685e5aeb931333335313831的加计数器，其功能表如真值表所示。每单个单元有两个时钟输入端CLK和EN，可用时钟脉冲的上升沿或下降沿触发。由表可知，若用ENABLE信号下降沿触发，触发信号由EN端输入，CLK端置“0”；若用CL℃K信号上升沿触发，触发信号由CL℃K端输入，ENABLE端置“1”。RESET端是清零端，RESET端置“1”时，计数器各端输出端Q1～Q4均为“0”，只有RESET端置“0”时，CD4518才开始计数。CD4518采用并行进位方式，只要输入一个时钟脉冲，计数单元Q1翻转一次；当Q1为1，Q4为0时，每输入一个时钟脉冲，计数单元Q2翻转一次；当Q1=Q2=1时，每输入一个时钟脉冲Q3翻转一次；当Q1=Q2=Q3=1或Q1=Q4=1时，每输入一个时钟脉冲Q4翻转一次。这样从初始状态（“0”态）开始计数，每输入10个时钟脉冲，计数单元便自动恢复到“0”态。若将第一个加计数器的输出端Q4A作为第二个加计数器的输入端ENB的时钟脉冲信号，便可组成两位8421编码计数器，依次下去可以进行多位串行计数。CD4520/CC4520为二进制加计数器，由两个相同的内同步4级计数器构成。计数器级为D型触发器，具有内部可。
CD4518组成的数字钟电路图 最低0.27元开通文库会员，查看完整内容>；原发布者：hanyannan669图为不能进行清零的2113数字钟图（一）图为能够清零的5261数字4102时钟图（二）图中CD4518的清零1653端连接了三个二极管，二极管具有单向导通特性，使每个清零端之间没有影响，当清零端为高电位的时候进行清零，所以，按下清零开关，清零端为高电位，时、分、秒清零。
简述数字电路在计算机中的应用 主要在计数器方面 计数器 在数字电路中，计数器属于时序电路，它主要由具有记忆功能的触发器构成。计数器不仅仅用来记录脉冲的个数，还大量用作分频、程序控制及逻辑控制等，在计算机及各种数字仪表中，都得到了广泛的应用。在CMOS电路系列产品中，计数器是用量最大、品种很多的产品。1 计数器IC的输出方式。计数器IC是一种单端输入、多端输出的记忆器件，它能记住有多少个时钟脉冲送到输入端、而在输出端又以不同的状态来表示，这就构成了不同的输出方式。这种不同的输出方式为用户提供了多种用途，给使用带来极大的方便。以下介绍计数器IC输出的几种常用方式。（1）单端输入十进制计数/7段译码输出。这种输出方式通常用于计数显示，它把输入脉冲数直接译成7段码供数码管显示0～9的数，如图57所示。图57中的IC是CD4033，从IC的时钟端CP1脚输入脉冲数，其输出端可直接带动LED数码管显示输入脉冲个数。该电路的显示也可用于荧光数码管，但应按荧光数码管的使用加接电源。（2）单端输入BCD码输出。图58是一种单端输入、BCD码输出的计数器电路。该电路可对外控制10路信号，具体用途请参看本连载（九）、（十）中的介绍。CD4518和CD4520是一对姊妹产品，CD4518是采用二/十进制的。
求大神帮忙用quartus设计一个数字时钟，有清零置数。校时校分功能，整点报时。要能调试成功的 quartus设计一个数字时钟，有清零置数。校时校分功能，整点报时设计我把整个文章发过来.
数字时钟的设计，具有时间校准功能，定时报时功能，清零功能，需要湾镇的接线图和原理图 我可以帮助你做
设计一个数字时钟电路.要求：具有时，分，秒，计数显示功能，以24小时循环计时. 数字钟电路的要求有什么任务是
数字钟的异步清零与同步置数有何区别 同步，异步是对于时钟而言的。同步指的是，状态的变化需要等待时钟有效沿来触发，所有动作同时跟随这个时钟变化，而异步时，状态变化不依赖与时钟。异步清零说的是，你需要。
