用verilog 如何写vga 显示时钟 你是要显示的时序吧，包括行场同步信号那些吧。
基于verilog 的FPGA的学习取向 FPGA的优势在于是硬件逻辑，运算速度快，因此一般是用于高速数字信号处理方面的，你可以考虑做信号处理方向的研究，或者研究编码理论，这些都是FPGA的强项。数字信号处理我就不说了，国内的 程佩青第三版就很不错；编码理论 的话，推荐国外的《信息论与编码理论》（美）麦克伊利斯 著，李斗等 译，一本非常好的编码器入门课本，你会发现里面的编码器用FPGA实现再合适不过了。
Verilog HDL的数字秒表和电子时钟设计 在module 将下面两个程序合在一起，加入一个模式开关按键，按一下，变为跑表模式，再按一下切换回电子时钟模式。module paobiao(clk，rst，srt，Q1，Q2，Q3，Q4，Q5，Q6)；。
