数电 用74LS161设计91进制计数器 求原理和电路图 急！！！ 数电 用74LS161设计91进制计数器 求原理和电路图 急！未解决问题 等待您来回答 奇虎360旗下最大互动问答社区
数电 用74LS161设计91进制计数器 求原理和电路图 急！！！ 画图麻烦，网上找一个图改的，不规范，你要重新画，信息流：从左到右、从下到上。161 是同步计数器，要保持同步计数的特点，采用同步置数法，采用异步清零法电路会简单一些。161~163 是典型的计数器，文库里资料很多，我不细说了。计数范围：0~90，计数到 90 时，反馈信号打开置数输入端 LD'，91 个时钟到来时置入0。
数字电路问题。如何使用 预置数法 使74LS161构成二十四进制计数器 74ls161是异步置数同2113步清零十六进制5261计数器，构成24进制计数器有两种方法。4102异步置数法。因1653为是异步，所以不用等待时钟信号就可以直接置数，构成24进制计数器的话，需要两块芯片级联，第一块计数16次后进位一次，然后第二片计数1次，当第一片计数8次与第二片计数1次后就是计数24次，此时通过门电路译出置数信号给置数端就行。同步清零法。原理同置数法，只是它是同步清零，需要等待时钟信号一起作用来清零，所以在第一片计数7次与第二片计数1次后就是23次计数，此时译出清零信号，然后再等待一个时钟信号，此时计数24次，又刚好完成清零。扩展资料：一个24进制数需要5位2进制数表示，因此，你把161的进位状态锁存起来代表最高位，然后通过门电路将计数到24（1，1000）时产生复位就是了，进位状态锁存，可以用D触发器（2分频器），也可以用HC390的A路2分频器电路构成。
急求用74ls161设计24进制计数器，有电路图更好 因为是手机，电路图没法给，我可以给你个方案.74ls161是异步置数同步清零十六进制计数器，构成24进制计数器有两种方法：1.异步置数法.因为是异步，所以不用等待时钟信号就可以直接置数，构成24进制计数器的话，需要两块芯片级联，第一块计数16次后进位一次，然后第二片计数1次，当第一片计数8次与第二片计数1次后就是计数24次，此时通过门电路译出置数信号给置数端就行.2.同步清零法.原理同置数法，只是它是同步清零，需要等待时钟信号一起作用来清零，所以在第一片计数7次与第二片计数1次后就是23次计数，此时译出清零信号，然后再等待一个时钟信号，此时计数24次，又刚好完成清零.有不懂的地方随时回复我.希望我的回答能帮助到你.
如何用74LS161来实现7进制的计数器电路图？ 1、首先找到一块74LS195芯片2113，将其J、K输入端连5261接到一起，将R、LOAD端连接高电平4102，将CP端连接脉冲信号，再将输出端1653从左到右、从上到下编号为Q0、Q1、Q2、Q3，如图所示。2、运用上面公式算出i=3，所以将Q2和Q3连接与非门反馈至J、K输入端，如图所示。扩展资料一个 16 进制计数器，最大计数值是 1111，相当于十进制数 15。需要计数的脉冲加到最低位触发器的 CP 端上，所有的 J、K 端都接高电平 1，各触发器 Q 端接到相邻高一位触发器的 CP 端上。J—K 触发器的特性表告诉我们：当 J=1、K=1 时来一个 CP，触发器便翻转一次。在全部清零后，第 1 个 CP 后沿，触发器 C0 翻转成 Q0=1，其余 3 个触发器仍保持 0 态，整个计数器的状态是 0001。第 2 个 CP 后沿，触发器 C0 又翻转成“Q0=0，C1 翻转成 Q1=1，计数器成 0010。到第 15 个 CP 后沿，计数器成 1111。可见这个计数器确实能对 CP 脉冲计数。
74ls161做成24进制计数器接线图电路图！！急 电路图：清零2113端CR=“0”，计数器输出5261Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步4102复位功能。当CR=“1”且LD=“0”时，在1653CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO=Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。扩展资料：74ls161是异步置数同步清零十六进制计数器，构成24进制计数器有两种方法：1、异步置数法.因为是异步，所以不用等待时钟信号就可以直接置数，构成24进制计数器的话，需要两块芯片级联，第一块计数16次后进位一次，然后第二片计数1次，当第一片计数8次与第二片计数1次后就是计数24次，此时通过门电路译出置数信号给置数端就行.2、同步清零法.原理同置数法，只是它是同步清零，需要等待时钟信号一起作用来清零，所以在第一片计数7次与第二片计数1次后就是23次计数，此时译出清零信号，然后再等待一个时钟信号，此时计数24次，又刚好完成清零。
怎么用74ls161设计6进制计数器？跪求详细设计过程 74LS161是一个同步的可预2113置的四位二进制计数器，并自带5261有异步功能。可以采用4102反馈归零法进行6进制的计数器设计1653。具体设计如下：1、添加一个74LS161芯片：2、添加一个与非门：3、由于需求是6位进制，6的二进制表示为0110，即输出QB和QC需要为1，才能进位，因此将输出QB和QC连接到与非门的输出A和B端口中：4、将与非门的输出Y连接入74LS161的CP端即可。原理：74LS161具备异步清零，借助输出Qc和Qb经过一个与非门，将结果返回74LS161的归零端，实现碰到0110（二进制）清零，从而形成一个六进制计数器。扩展资料：74LS161引脚图：74LS161真值表：
74LS161芯片组成的计数模块工作原理？ 引脚图>；管脚图介绍：时钟CP和四个数据输入端P0~P3 清零/MR 使能CEP，CET 置数PE 数据输出端Q0~Q3 以及进位输出TC.(TC=Q0？Q1？Q2？Q3？CET)输 入 输 出 CR CP LD EP ET D3 。
