由于时序逻辑电路只分高,低电平,抗干扰力强,精度和保密性佳.广泛应用于计算机,数字控制.
时序逻辑电路的问题(答得好有追加)一般时序逻辑电路里要画时序图是按照状态图画的,比如这样<;/p>;<;p>;<;/p>;<;p>;但老师上课给我们的这道题,他不知道怎么画的,好像是按状态。
设计一个同步时序电路,状态图如下图所示,X为输入,Z为输出,用JK触发器CT74LS76和四个2输入与非门CT74LS00实
由于时序逻辑电路只分高,低电平,抗干扰力强,精度和保密性佳.广泛应用于计算机,数字控制.
时序逻辑电路的问题(答得好有追加)一般时序逻辑电路里要画时序图是按照状态图画的,比如这样<;/p>;<;p>;<;/p>;<;p>;但老师上课给我们的这道题,他不知道怎么画的,好像是按状态。
设计一个同步时序电路,状态图如下图所示,X为输入,Z为输出,用JK触发器CT74LS76和四个2输入与非门CT74LS00实