基于FPGA的DDS设计，相位累加器怎么控制频率？那只能比时钟频率低？50M时钟能产生能做出1024点的正弦波吗 如果你用ROM查找表产生正弦波的话，50M、1024个点只能产生48.8K的正弦波，要产生15M的信号，只能做3.3个点，你那个公式里 N位K的位长，所以K/2^N永远小于1 也就是Fc必定小于F0，输出频率不可能超过输入时钟频率的
NCO的运算公式 Walther JS于1971年提出了统一的CORDIC形式。假定初始向量V1(x1，y1)旋转角度θ后得到向量V2(x2，y2)：即：若每次旋转的角度θ是正切值为2 的倍数，即θi=arctan(2-i)，则。
DDS相位累加器？相位累加器：对输入的频率控制字（根据自身情况设定的）进行加法运算，输出相加后的和值。查找表：你要做的波形的采样点数。为两：-累加器，dds，相位
