怎样用74161设计一个同步十进制计数器电路
求：数电实验 三位二进制同步加法计数器设计方案？
三位二进制同步减法计数器 (1) 最低0.27元开通文库会员，查看完整内容>；原发布者：你不是颗好白菜目录1、设计任务与要求32、方案设计与论证32.1基本原理32.2设计过程33、总原理图及元器件清单53.1原理图53.2原件清单64、实e69da5e6ba90e799bee5baa6e997aee7ad9431333433623830验结果75、结论与心得106、参考文献10成绩评定表11课程设计任务书133位二进制同步减法计数器1、设计任务与要求设计一个3位二进制同步减法计数器（无效状态为001100）2、方案设计与论证2.1基本原理计数器是用来统计脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件，计数器按进制分可分为：二进制，十进制和N进制。计数器不仅有加法计数器，也有减法计数器。一个计数器如果既能完成加法计数，又能完成减法计数，则其称为可逆计数器。同步计数器：当输入计数脉冲到来时，要更新状态的触发器都是同时翻转的计数器，叫做同步计数器。设计同步计数器按照下面的思路进行分析。图（1）2.2设计过程2.2.1状态图000111110101011010图（2）2.2.2卡诺图00011110图（3）00011110图（4）00011110图（5）00011110图（6）2.2.3状态方程与驱动方程状态方程：=驱动方程：J2=K2=J1=1K1=J0=K0=2.2.4电路图图（7）实验结果可通过数字显示器的数字
实验二 含异步清零和同步使能的加法计数器 最低0.27元开通文库会员，查看完整内容>；原发布者：谢亮实验二含异步清零和同步使能的加法计数器一、实验目的1、了解二进制计数器的工作原理。2、进一步熟悉QUARTUSII软件的使用方法和VHDL输入。3、时钟在编程过程中的作用。二、实验原理二进制计数器中应用最多、功能最全的计数器之一，含异步清零和同步使能的加法计数器的具体工作过程如下：在时钟上升沿的情况下，检测使能端是否允许计数，如果允许计数（定义使能端高电平有效）则开始计数，否则一直检测使能端信号。在计数过程中再检测复位信号是否有效（低电平有效），当复位信号起作用时，使计数值清零，继续进行检测和计数。其工作时序如图3-1所示：图3-1计数器的工作时序三、实验内容本实验要求e799bee5baa6e79fa5e98193e59b9ee7ad9431333433623830完成的任务是在时钟信号的作用下，通过使能端和复位信号来完成加法计数器的计数。实验中时钟信号使用数字时钟源模块的1HZ信号，用一位拨动开关K1表示使能端信号，用复位开关S1表示复位信号，用LED模块的LED1～LED11来表示计数的二进制结果。实验LED亮表示对应的位为‘1’，LED灭表示对应的位为‘0’。通过输入不同的值模拟计数器的工作时序，观察计数的结果。实验箱中的。
用74161设计同步100分频计数器，最好附有原理图。谢谢啊。急求啊！！！！！！！
用74161设计同步100分频计数器，最好附有原理图。谢谢啊。急求啊！！！！！！！ http：//wlkc.lnnu.edu.cn/electronic/jiaocai/0504.htm这是10进制计数器，两个串联就是100分频计数器，原理图也有
最低0.27元开通文库会员，查看完整内容>；原发布者：6609325含异步清零和同步使能的加法计数器一、实验目的1、了解数码管的工作原理。2、了解二进制计数器的工作原理学习。3、七段数码管显示译码器的设计4、学习VHDL的CASE语句及多层次设计方法。二、实验原理七段数码管是电子开发过程中常用的e5a48de588b6e799bee5baa6e997aee7ad9431333433623830输出显示设备。在实验系统中使用的是两个四位一体、共阴极型七段数码管。其单个静态数码管如下图4-1所示。图4-1静态七段数码管由于七段数码管公共端连接到GND，当数码管的中的那一个段被输入高电平，则相应的这一段被点亮。反之则不亮。共阳极性的数码管与之相么。四位一体的七段数码管在单个静态数码管的基础上加入了用于选择哪一位数码管的位选信号端口。八个数码管的a、b、c、d、e、f、g、h、dp都连在了一起，8个数码管分别由各自的位选信号来控制，被选通的数码管显示数据，其余关闭。三、实验内容本实验要求完成的任务是在时钟信号的作用下，通过使能端和复位信号来完成加法计数器的计数。实验中时钟信号使用数字时钟源模块的1HZ信号，用一位en表示使能端信号，用复位开关rest表示复位信号，用LED模块的LED1～LED7来表示计数的。
