数码管 动态扫描 电路注意：不用单片机，只用74等集成芯片.1) 可用集成电路为计数器、数据选择器、译码器，串并转换移位寄存器（164）、驱动器、必要的门电路、555定时器（脉冲）、数码管等；2) 电阻、电容、二极管、三极管等分立元件若干；3) +/-5V、+/-12V电源一个.根据已知条件设计仿真一个4位数码管的动态扫描显示电路，即只使用一片7段显示译码器实现本人不要现成的电路，只是希望牛人提示
移位寄存器 verilog代码 /这个程序2113串行输入，5261并行8位输出module yiwei(in，clk，en，clr，set，out)；input en，set，clk，clr；input in；output[7：0]out；reg[7：0]out；always@(posedge clk or negedge clr)beginif。clr)/异步清4102零beginout；endelsebeginif(en&set)out；置位1653else if(en)/使能beginout；out[0]；endelseout；endendendmodule
求助，VHDL或Verilog均可，并行数据位宽转换怎么用移位寄存器实现？ 4路数据data[3：0]输入，带data_en，带clock，只有一个时钟，现在想把这个4位宽的数据转为5位宽，同时输出…
应该很简单，对这个移位寄存器，各个输出一开始都设为0，之后的状态分别为第二个图那样么，刚学，不太清 这个4bits shift register 电路一样，可以参考一下，不同的是图表b上数据跟波形图不一样。
单片机串并转换芯片 74hc595.用得最多的串并转换芯片 引脚说明：SDA：数据输入口。CLK：时钟输入端。Q0～Q7：数据并行输出端。74HC595内含8位串入、串/并出移位寄存器和8位三态输出锁存器。。
关于verilog实现的串并转换功能
关于verilog实现的串并转换功能 串并转换很简单，就是移位寄存器，后面最好跟一个锁存器，实现你所要求的功能需要四位移位寄存器和四位锁存器，锁存器的作用就是保持并行数据在移位时不发生变化：module shift(nreset，clk，en，in，out)；input nreset，clk，en，in；output[3：0]out；reg[1：0]count；移位计数，控制并行数据更新，这里是4bit并行数据reg[3：0]data；reg[3：0]out；移位计数，用于并行数据输出，也可以外加一个脉冲控制数据边界，这里移位4bit就并行输出一次*/always@(posedge clk or negedge nreset)beginif(~nreset)count；else if(en)count；end移位always@(posedge clk or negedge nreset)beginif(~nreset)data；eale if(en)data[2：0]，in}；end并行输出always@(posedge clk or negedge nreset)beginif(~nreset)out；else if(en&(count=2'b11))out；endendmodule我编译、仿真过了，没有问题，你原有的out，in}应该写成像这样data[2：0]，in}；这就是一个移位寄存器！
