用vhdl编写4位串并转换程序 大家帮忙 a[3：0][3：1]&input；
重金求基于FPGA的8位串并转换vhdl语言的代码！ library ieee；use ieee.std_logic_1164.all；use ieee.std_logic_arith.all；use ieee.std_logic_unsigned.all；entity sc is port(clk，rxd：in std_logic；。
采用VHDL设计一原码到补码转换电路，输入数据为一个有符号4位二进制数
求一串并（3位）转换模块参考VHDL源程序； library IEEE；use IEEE.STD_LOGIC_1164.ALL；entity serial2parallel is Port(clk，rst：in STD_LOGIC；serial_in：in STD_LOGIC；parallel_out：out STD_LOGIC_VECTOR(2 downto 0。
VHDL怎么实现并串转换啊？我这有程序看不懂，高手给详细解释下，谢谢 主要就是“shiftreg(15 downto 1)(14 downto 0)”这句话的，其他来是控制信号的。用count 来控制16位数据一次输出自的。并串转换，你zhidao的程序是16位化为16个串行的时钟输出out(15)；
用vhdl语言把四位二进制转换为十进制 首先我们要明确我们要干什么。我猜你是想把二进制码转成十进制的BCD码。如果你是这么想的话，那你低估这个问题的复杂程度了。你的程序我仿真的时候有点问题（可能是我的ISE。
基于vhdl的串并转换器 首先，用变量时最好初始化一下variable t：std_logic_vector(2 downto 0)：=\"000；要不一开始输出是个不确定值。还有就是这段写得不规范，改一下if clk'event and clk='1' thenif i=3 thenDout3(2)；Dout2(1)；Dout1(0)；i：=0；elset(2 downto 0)：=t(1 downto 0)&din；i：=i+1；end if；end if；
vhdl语言编写的四位 量程自动转换的频率计程序 原理很简单就是在一个单位时间内统计到来的脉冲个数，如果这个脉冲较多或者较少的话，你就需要切换量程进行显示了，如果像显示的稳定的话，可以在添加一些算法，比方说多次测量最后求取一个平均值，这样子就会显示的比较稳定，你可以搜搜测频率的程序，然后修改成自己需要的，不过一般的话都不是自己想要的，你可以找个人帮你做一下，像我同学在淘宝上找的一个大哥帮做的，记得好像是D触发器无忧设计，可以，但是跟人建议你还是自己先修改程序，这样子可以学到知识
