十进制计数器原理图
计数器的原理图 ：加减控制端。当其为低电平时计数器进行加计数；当其为高电平时计数器进行减计数。CP：时钟脉冲输入端。上升沿有效。A，B，C，D：数据输入端。用于预置计数器的初始状态。LD：异步预置控制端。低电平有效，即该端为低电平时，经数据输入端A，B，C，D对计数器的输出端QA，QB，QC，QD的状态进行预置。当需要清零时，给数据输入端均输入低电平即可。该端通常处于高电平。QA，QB，QC，QD：计数器输出端。作加法计数器时由QD输出可作十分频器，由QC输出作八分频器，由QB输出可作四分频器，由QA输出可作二分频器。ET：使能端。低电平有效，即当该端为低电平时计数器实现计数功能；当其为高电平时计数器禁止计数，输出保持原来状态。RC进，借位输出端。用来作n位级联使用。当计数器进行加计数时该端作为进位输出端；当进行减计数时该端作为借位输出端。低电平有效，即通常处于高电平，出现进，借位信号时为低电平。进，借位信号为负脉冲。MAX/MIN：最高/最低位输出端。即计数器计数到最高/最低位时，该端出现状态脉冲。状态脉冲为正脉冲，即MAX/MIN端通常为低电平，当计数器记录到最高或最低位时，MAX/MIN端成为高电平。此端可作为正脉冲输出的进，借位信号。1/74LS190不是计数，译码。
60进制计数器原理图 74290内部是由二和五2113计数组成两个时钟输入分别控制2和52615进制计数器，构成十4102进制要使二进1653制输出接到五进制的输入上，两片都组成十进制，第一片的高位连第二片的控制二进制的时钟输入，第二片的次高和次低位输出连到它两置零端。置九端和第一片接地。
C180计数器的工作原理图 这个型号也太古老了吧C180集成电路中包含着四个双稳态触发器和一个控制门。具有两个输入端CP和E，这给使用带来方便。当要求用脉冲上升沿触发时，可将CP端接输入信号，E端接高电平；当要求用脉冲下降沿触发时，则将E端接输入信号，CP端接低电平。它能够把输入的时基脉冲信号，接“8、4、2、1”代码以二进制的“0”和“1”两个数码接收下来，并改造成0、1、2、3、4—9的十进制码，在这十个状态之间依次转换和给出“逢十进一”的进位信号，完成二—十进制的转换。同步计数器是将输入脉冲信号同时作用到四级触发器，使其在同一时刻翻转，克服了异步计数器各级触发器的传输延迟时间而影响计数速度。
